LGrau skrev: kramer71 skrev: LGrau skrev: kramer71 skrev: Hva m. den her regulator: http://pdfserv.maxim-ic.com/en/ds/MAX1792.pdf Jeg er lidt i tvivl om max input voltage på 5,5 volt er nok. Hvor vil du tage indgangs spændingen fra ?  Clocken skal sidde i dacen. Her har jeg 5V. Eller jeg tager strøm fra drevet. Her har jeg 12 V. Alternativt tager jeg bare de 5V i dacen og dobler dem op. Hvis der skal leveres 5 volt ud er det nok best at køre på 12v forsyningen. Men det begrænser desværre udvalget. Ellers kan du køre 4-4,5 ud og bruge digitalforsyningen.

Regulatoren (max 1792) er bygget til de 5.5 V, den giver jo heller ikke mere end 0,5A ud ?. Jeg kan da se noget logik i, at for at få gode støjdata, så regulerer den ikke meget ned. (ps. den har i øvrigt dropout på 120mV, mens tl780 har på 2V ~ 400mA).

Alternativt, kan man da bare køre med 12V på en tl780-05 og derefter max1792 :)

kramer71 skrev: LGrau skrev: kramer71 skrev: LGrau skrev: kramer71 skrev: Hva m. den her regulator: http://pdfserv.maxim-ic.com/en/ds/MAX1792.pdf Jeg er lidt i tvivl om max input voltage på 5,5 volt er nok. Hvor vil du tage indgangs spændingen fra ?  Clocken skal sidde i dacen. Her har jeg 5V. Eller jeg tager strøm fra drevet. Her har jeg 12 V. Alternativt tager jeg bare de 5V i dacen og dobler dem op. Hvis der skal leveres 5 volt ud er det nok best at køre på 12v forsyningen. Men det begrænser desværre udvalget. Ellers kan du køre 4-4,5 ud og bruge digitalforsyningen. Regulatoren (max 1792) er bygget til de 5.5 V, den giver jo heller ikke mere end 0,5A ud ?. Jeg kan da se noget logik i, at for at få gode støjdata, så regulerer den ikke meget ned. (ps. den har i øvrigt dropout på 120mV, mens tl780 har på 2V ~ 400mA). Alternativt, kan man da bare køre med 12V på en tl780-05 og derefter max1792 :)

Ja den ser udmærket ud, bare man kan holde sig inden for de 5,5 volt på forsyningen.

Jeg ved ikke hvor godt det er at bruge digitalforsyningen, Her er sikkert en masse støj som mere eller mindre stryger direkte igennem regulatoren. Ellers skal der afkobles godt på indgangen af forsyningen.

Så tror jeg to regulatorer efter hindanden er bedst, men desværre også lidt omstændigt. Men der er nok også en del støj på 12v forsyningen så der skal også filtreres her...

__________________
Mvh Lennart

Nyt DIY system under opbygning...

Ja, og spørgsmålet er også om denne filtrering ikke overflødiggør behovet for super regulator

kramer71 skrev: Ja, og spørgsmålet er også om denne filtrering ikke overflødiggør behovet for super regulator

Det er jo ikke regulatoren der skal levere den hurtige strøm, den skal "bare" kunne fylde kondensatorerne op igen uden at lave for meget støj.

Jeg ved ikke helt hvad man skal kigge efter, det jeg fokuserer mest på er hvordan den dynamisk opfører sig ved strømændringer på udgang. Hvis der er meget støj på indgangen er impulsvaret ved indgangsspændingsændring også vigtig.

__________________
Mvh Lennart

Nyt DIY system under opbygning...

Hey

Så fandt jeg endeligt ud af at logge ind igen...

At finde en forsyning i en CD afspiller som er højere end 5V burde ikke være et problem. Jeg ville selv lave konstruktionen på følgende måde : CLK generatoren vil jeg give en forsyning, og det øvrige kredsløb en anden. Altså en regulator til hver del af kredsløbet, samt et seperat GND plane. På denne måde vil de 2 kredsløb påvirke hinanden mindst muligt. Jeg skal lige prøve og se efter om jeg kan finde ud af hvilke x7r kondensatorer jeg engang benyttede sammen nogle Maxim kredse. Men så vidt jeg husker var de svære at opdrive, samt en pris/kvalitet som ikke var helt ok...

Med hensyn til støj i kredsløbet, er det vigtigt at reducerer over-shootet på CLK signalerne, da dette over-shoot laver megen støj, og ikke mindst kan give fejl trigning på comperatoren/schmitt triggeren (grundet den store ripple på signalet). Over-shoot reduceres ved at tilslutte en modstand i serie med udgangen. I princippet kommer dette til at virke som en slags low-pass filter, ved at øge IC'ens udgangs impedans. Ved længere printbaner/ledninger er den bedste løsning at placere en terminerings modstand, med en kondensator over, således at der skabes et low-pass filter. Dette filter flitrerer støj væk, og terminerings modstanden gør det meget sværer at introducere støj i signalvejen grundet at denne laver indgangen i IC'en lavimpedant.

Jeg ved godt at dette lyder lidt sjovt, men første gang jeg prøvede at sende et CLK/Data signal gennem 20cm printbaner/ledninger lærte jeg dette. Så blev det digitale lige pludseligt til en masse analoge beregninger.. Men det kom til at virke

Om der bør/skal benyttes flere kondensatorer i paralel kommer meget an på hvor og hvilke komponenter som benyttes. Til CLK kredsløbet vil jeg placerer CLK regulatoren meget tæt CLK kredsen, og afkoble med en FC lyt samt en eller flere poliester/keramisk kondensator(e). Til driver (den del som udgør udgangs kredsløbet) ville jeg lave samme nummer. Til logikken der i mellem ville jeg benytte en poliester/keramisk til lokal afkobling. Fordelen ved benytte en lyt sammen med eks. en poliester kondensator, er at lytten ved høje frekvenser bliver mere induktiv og på denne måde bliver dens serie modstand højere (ESR). Men i et CLK kredsløb ville jeg afkoble med en FC lyt og finde en poliester/keramisk som havde en tilstrækkelig lav ESR i det forholdsvis snævre frekvens område som benyttes.

I indgangen til forsyningen kan der placeres et T-filter, en FC lyt og en eller flere poliester/keramiske kondensatorer til at fjerne støj.

Har i prøvet og se efter om i kan bestille samples direkte fra Maxim. Jeg har bestilt en masse gennem det firma jeg arbejder i (og vi er ikke stor forbruger), og de har aldrig sat spørgsmåls tegn ved det. Det samme er gældende for bla. TI.. Det er jo ikke så ringe når man li skal prøve noget...

Skal denne konstuktion benyttes i en CD afspiller / DAC / drev eller begge dele ?..

Mvh

[QUOTE=Weezer]

Hey

Så fandt jeg endeligt ud af at logge ind igen...

Cool du vil være med. Her diskuterer vi, når vi kan styre os , clocken og ikke resten af cdspillen, selvom det kan være svært at adskille.

At finde en forsyning i en CD afspiller som er højere end 5V burde ikke være et problem. Jeg ville selv lave konstruktionen på følgende måde : CLK generatoren vil jeg give en forsyning, og det øvrige kredsløb en anden.

Yeps. Jeg skal lige være sikker på at du med clk generatoren mener hele det kredsløb, (med ressonator (krystal), comparator evt. AC logikkreds etc.) der generer clock til konverter/drev/pll etc eller hva ?.

Vi vil i øvrigt bruge clocken både til drev og dac og evt. pll etc. og synkronisere mellem enhederne.

Med hensyn til støj i kredsløbet, er det vigtigt at reducerer over-shootet på CLK signalerne, da dette over-shoot laver megen støj, og ikke mindst kan give fejl trigning på comperatoren/schmitt triggeren (grundet den store ripple på signalet).

OK. Med Overshoot mener du så den/de små ekstra peak man kan se lige før og efter flankerne ?

Over-shoot reduceres ved at tilslutte en modstand i serie med udgangen. I princippet kommer dette til at virke som en slags low-pass filter, ved at øge IC'ens udgangs impedans. Ved længere printbaner/ledninger er den bedste løsning at placere en terminerings modstand, med en kondensator over, således at der skabes et low-pass filter. Dette filter flitrerer støj væk, og terminerings modstanden gør det meget sværer at introducere støj i signalvejen grundet at denne laver indgangen i IC'en lavimpedant.

Meget interessant. Betyder det ikke noget for stejlheden på flankerne ?

Betyder variationerne af impedans ikke at der er mulighed for at inducere mere jitter ?

Du tror ikke at kondensatoren kan inducere jitter?

Jeg ved godt at dette lyder lidt sjovt, men første gang jeg prøvede at sende et CLK/Data signal gennem 20cm printbaner/ledninger lærte jeg dette. Så blev det digitale lige pludseligt til en masse analoge beregninger.. Men det kom til at virke

Om der bør/skal benyttes flere kondensatorer i paralel kommer meget an på hvor og hvilke komponenter som benyttes. Til CLK kredsløbet vil jeg placerer CLK regulatoren meget tæt CLK kredsen, og afkoble med en FC lyt samt en eller flere poliester/keramisk kondensator(e).

Fino. Har du set Sørens clock ?

http://www.colours.dk/soren/HIFI/Purple_Clk_MKI.html

Kan du sige mig forskellen på poliester og keramiske kondensatorer. Har de forskellige frekvensområder hvor impedansen er lavest ? - hvilke frekvensområder ?

Til driver (den del som udgør udgangs kredsløbet) ville jeg lave samme nummer. Til logikken der i mellem ville jeg benytte en poliester/keramisk til lokal afkobling. Fordelen ved benytte en lyt sammen med eks. en poliester kondensator, er at lytten ved høje frekvenser bliver mere induktiv og på denne måde bliver dens serie modstand højere (ESR). Men i et CLK kredsløb ville jeg afkoble med en FC lyt og finde en poliester/keramisk som havde en tilstrækkelig lav ESR i det forholdsvis snævre frekvens område som benyttes. Hvilket frekvensområde er det ?, comparatoren trækker vel eks. over en bredt frekvensområde eller hva?

I indgangen til forsyningen kan der placeres et T-filter, en FC lyt og en eller flere poliester/keramiske kondensatorer til at fjerne støj.

OK. Jeg er ikke så teknisk stærk,  så jeg ved ikke hvad et T filter og en FC lyt er ? (panasonic fc?)

Hvad sker der iøvrigt ved at mixe poliester og keramiske ?

Har i prøvet og se efter om i kan bestille samples direkte fra Maxim.

Yeps den kan vi. Også fra analog og texas (bb) Det tager desværre lidt af sporten, da vi ikke i første omgang skal tænke så meget cost/benefit, men det kan jo komme i anden omgang, når vi har lyttet os igennem noget forskelligt.

Jeg har bestilt en masse gennem det firma jeg arbejder i (og vi er ikke stor forbruger), og de har aldrig sat spørgsmåls tegn ved det. Det samme er gældende for bla. TI.. Det er jo ikke så ringe når man li skal prøve noget...

Skal denne konstuktion benyttes i en CD afspiller / DAC / drev eller begge dele ?..

Det hele og også til at styre pll etc. Måske ender vi ud med en både meget simpel konstruktion, og ekstrem billig og let at gå til, og en reference clock. Så kan alle benytte sig af dette.

VH
Kramer

Guido har en ny pll oppe xo-dac

http://www.diyhifisupply.com/accessories/cd_xo_clock.html

Det er jo helt smart fra dacen at sende pll signalet, som ikke har høj båndbredde, og lade det styre drevet. Og stadig lade dacen direkte være xo styret. Men hvis drev og dac har samme frekvens er der selvfølgeligt ikke noget fidus i det ?; En pll kan ikke andet end inducere mere jitter end, som alternativ til synkronisering, et godt højbåndbredde kabel med fornuftig terminering, om det så er 1 meter.

Hey

Ja jeg synes faktisk at dette er et meget interesant enme , og jeg håber at vi alle kan lære noget af det .

Skal der bruges noget til at styre resten af CD afspilleren, så finder vi også ud af det .

Jeg har li set Sørens CLK kredsløb. Søren benytter 2 spoler 10uH til at adskille OSC og comperatoren. I dette tilfælde vil jeg benytte en spændings regulator til OSC kredsløbet, og en anden regulator til comperator kredsløbet. Grunden til dette er en rigtig god adskillelse og en strømforsyning med lavere AC impedans. Så er det (næsten) kun printlayoutet som bestemmer de 2 kredsløbs inflydelse på hinanden. Jeg ved ikke om i ved det, men jeg vil lige nævne det 1206 og 805 som Søren nævner er hus typen på modstande/kondensatorer. Jeg vil selv foretrække 805 huset, fordi det er rimeligt let at lodde på. Jeg har loddet rigtigt meget, og 1206 huset er næsten ikke til at have med at gøre.

Set i mine øjne er den eneste rigtige måde at benytte denne CLK på, er at forbinde den til både drev og DAC. Så er begge dele enige om med hvilken hastighed dataene skal komme på. Så der er der ingen diskution

Med over-shoot mener jeg de de peaks som kommer efter flankerne. Det skal bemærkes at disse flanker kan overstige Maximum Rating på IC'erne. Det er rigtigt at både serie modstanden og low passfilteret ændre stigetiden på flankerne. Det er næsten den eneste måde hvorpå problemet kan undgåes med overshoot. Desuden bevirker filteret også at der kan filtreres en del støj fra. En ting som man nok bør være opmærksom på er om duration skal være 50/50, eller om også andet er ok. Dette skal med i beregningerne for comperatoren og ikke mindst low passfilteret. Jeg vil ikke mene (sagt med andre ord) at dette filter vil have en negativ indflydelse på jitter. I dette kredsløb vil jeg blodt placere en modstand på 100ohm mellem CLK udgangen, og indgangen på comperatoren, hvis afstanden mellem de 2 ben er meget lille. Men ved udgangen af comperatoren, vil jeg være opmærksom på problemet, og evt indsætte low pass filteret så tæt på IC'ens, eks i CD afspilleren, CLK indgang som overhovedet muligt. Men her vil det igen være hensigts mæssigt med meget korte ledninger. Men det bliver vi jo nok ikke uenige om

De forskellige kondensator typer elektrolyt, poliester, keramisk, glimmer osv. har hver deres egne egenskaber, som igen kan deles ned i egenskaber under hver kategori. Disse egenskaber kan eks. være low ESR, low cost osv.. Men i et forsøg på at generalisere så er elektrolytter gode til lave frekvenser, poliester gode til mellem frekvenser og keramisk gode til høje frekvenser. Ved at paralelkoble 2 forskellige kondensator type, vil du opnå begges foredele.

Den måde hvorpå jeg har lært en del om kondesatorer er ved at kigge i kataloger fra Farnell, RS og kigge på datablade fra producenter af kondensatorer.

Du har ret i at comperatoren udgang teoretisk spænder over et meget bredt frekvens område, nemlig fra DC til 1/stigetiden. Men i virkeligheden vil det største strømforbrug være på flankerne. Grunden til dette er at der er en hvis kapacitet i IC'en (og i resten af konstruktionen), hvor der i princippen er en kondensator der skal oplades eller aflades. Når denne "paralel" kondensator skal op/af lades skal der bruges meget strøm. Når der benyttes megen strøm, vil der også komme en del støj, dette er også grunden til seriemodstanden på udgangen, den forhindre nærmest den kortsslutning som kommer når der skiftes logisk niavo. Derfor ville jeg vælge min afkobling så den passede med den "begræsede" stigetid og en FC lyt for at stive DC'en af.

En FC lyt, som jeg kalder dem, er nogle lytter som Panasonic laver og denne serie hedder FC. Nogle af foredelen ved FC lytterne er en meget lav ESR og at de er 105 graderes, rigtig "long life". Det er nogle lytter som jeg næsten kun benytter, jeg ved ikke om de bedste inden for audio, men jeg har kun gode erfaringer med dem. Og for en god ordens skyld vil jeg lige sige at jeg aldrig har benyttet dem til overførsel af audio signaler til HIFI.

T filtre benyttes til at fjerne støj med, især EMC. I princippet består de af 2 stk ferrit perler (spoler) i serie med forsyningen, og en kondensator til stel.

Jeg har lige et par tænke-tanker :

Hvad hvis drev/DAC benytter 3,3V logik ?

Hvis denne CLK generator skal føde alle digitale apparater, hvilke forbindelse har i tænkt på mht. forbindelse mellem CLK generator og drev, DAC, DAT osv.. Hvad med balanceret 110ohm, eller TOSLINK, så der ikke skal laves en ekstra stelvej ?

/Weezer

 

 

 

 

Weezer skrev: Skal der bruges noget til at styre resten af CD afspilleren, så finder vi også ud af det . Jeg synes det kunne være interessant med en ny spdif, 110 xlr udgang (ala guidos xo3). Men det kan vente lidt. Jeg har li set Sørens CLK kredsløb. Søren benytter 2 spoler 10uH til at adskille OSC og comperatoren. I dette tilfælde vil jeg benytte en spændings regulator til OSC kredsløbet, og en anden regulator til comperator kredsløbet. Ja. Det ville jeg også mene. Søren hælder åbenbart til den antagelse at den efterfølgende filtrering vil overflødiggøre det. Jeg har bestilt max1792 som led 2 i regulatoren - først 2 tl780-05 med filter og derefter maxen (der skal have 2,5 til 5,5V): http://www.maxim-ic.com/quick_view2.cfm/qv_pk/2355 Den dur også hvis der kun er 3.3 V i dvd eller cdspillen. Så det kunne være en løsning, men det er selvfølgeligt en noget dyr regulator hvis man ikke får den per sample. Så det er nok lidt knald i låget. Grunden til dette er en rigtig god adskillelse og en strømforsyning med lavere AC impedans. Så er det (næsten) kun printlayoutet som bestemmer de 2 kredsløbs inflydelse på hinanden. Umiddelbart lyder det som det mest rigtige. Jeg ved ikke om i ved det, men jeg vil lige nævne det 1206 og 805 som Søren nævner er hus typen på modstande/kondensatorer. Jeg vil selv foretrække 805 huset, fordi det er rimeligt let at lodde på. Jeg har loddet rigtigt meget, og 1206 huset er næsten ikke til at have med at gøre. OK, jeg troede det var omvendt. Jeg kan se på elfa.se at kemets keramiske smd x7r i størrelse 1206 er 3,2 mm lang i 805 2,5 mm lang, så jeg troede at den største ville være den letteste at lodde på ? Jeg har svært ved at se data på, om mindre værdier giver lavere impedans ved højere frekvenser ? Set i mine øjne er den eneste rigtige måde at benytte denne CLK på, er at forbinde den til både drev og DAC. Så er begge dele enige om med hvilken hastighed dataene skal komme på. Så der er der ingen diskution Nej. Det er teoretisk det rigtige. Jeg tror faktisk ikke det har en skid inflydelse på lyden, da den inducerede jitter pga. manglende synkronisering kun er en marginal del af den samlede jitter. Men selvfølgeligt skal vi synkronisere Med over-shoot mener jeg de de peaks som kommer efter flankerne. Det skal bemærkes at disse flanker kan overstige Maximum Rating på IC'erne. OK. Jeg synes din løsning virker rigtig. Det kan ikke passe at man skal vælge kondensatorer med højere esr for at forhindre dette problem. Det er rigtigt at både serie modstanden og low passfilteret ændre stigetiden på flankerne. Det er næsten den eneste måde hvorpå problemet kan undgåes med overshoot. Jeg ved ikke hvor stort problemet med overshoot er ift. jitter ? Desuden bevirker filteret også at der kan filtreres en del støj fra.  Jeg synes der er endda mange spændende muligheder for ændring af jitter strukturen vha. denne kondensator, jeg har bare svært ved at gennemskue helt hvad...Jeg kunne forestille mig at det generelle støjniveau vil hæves en smule men at mange af de diskrete jitter peak kan reduceres. Det må komme an på en lytter. En ting som man nok bør være opmærksom på er om duration skal være 50/50, eller om også andet er ok. Her skal jeg lige have en forklaring. Dette skal med i beregningerne for comperatoren og ikke mindst low passfilteret. Jeg vil ikke mene (sagt med andre ord) at dette filter vil have en negativ indflydelse på jitter. I dette kredsløb vil jeg blodt placere en modstand på 100ohm mellem CLK udgangen, og indgangen på comperatoren, hvis afstanden mellem de 2 ben er meget lille. Men ved udgangen af comperatoren, vil jeg være opmærksom på problemet, og evt indsætte low pass filteret så tæt på IC'ens, eks i CD afspilleren, CLK indgang som overhovedet muligt. Men her vil det igen være hensigts mæssigt med meget korte ledninger. Men det bliver vi jo nok ikke uenige om Jeg tror egentligt ikke at længden betyder så meget hvis bare der er tilstrækkeligt med meget robust båndbredde til rådighed samt fornuftig terminering. De forskellige kondensator typer elektrolyt, poliester, keramisk, glimmer osv. har hver deres egne egenskaber, som igen kan deles ned i egenskaber under hver kategori. Disse egenskaber kan eks. være low ESR, low cost osv.. Men i et forsøg på at generalisere så er elektrolytter gode til lave frekvenser, poliester gode til mellem frekvenser og keramisk gode til høje frekvenser. Ved at paralelkoble 2 forskellige kondensator type, vil du opnå begges foredele. Tak. Jeg kan se at f.eks. oscon sa-sc strækker sig meget høj i frekvens, ift. eks. standard tantaltyper. Dvs. at ved at vælge en oscon slipper man for at dække mellemfrekvenserne. Men det er selvfølgeligt ikke økonomisk fordelagtigt, så ift. til cost benefit, vil det måske være bedre med en blanding. Hvordan vil du kombinere afkoblingen til comparatoren ? Jeg havde forestillet mig en oscon sa-sc 100uf (da den har esr ved 30m ohm.) + 100,47,22,10,5,2 nf keramiske smd x7r typer (kemet) Den måde hvorpå jeg har lært en del om kondesatorer er ved at kigge i kataloger fra Farnell, RS og kigge på datablade fra producenter af kondensatorer. Yeps. Det er bare en brutal måde at lære tingene på. Du har ret i at comperatoren udgang teoretisk spænder over et meget bredt frekvens område, nemlig fra DC til 1/stigetiden. Men i virkeligheden vil det største strømforbrug være på flankerne. Jammen det er klart. Det er afdækningen af disse flanker som jeg tror har den største betydning for jitterperformance på clocken. Grunden til dette er at der er en hvis kapacitet i IC'en (og i resten af konstruktionen), hvor der i princippen er en kondensator der skal oplades eller aflades. Når denne "paralel" kondensator skal op/af lades skal der bruges meget strøm. Når der benyttes megen strøm, vil der også komme en del støj, dette er også grunden til seriemodstanden på udgangen, den forhindre nærmest den kortsslutning som kommer når der skiftes logisk niavo. Derfor ville jeg vælge min afkobling så den passede med den "begræsede" stigetid og en FC lyt for at stive DC'en af. Meget spændende. Vi har haft princippet om op/afladning oppe, men har ikke helt kunne gennemskue konsekvenserne. Hvad vil du foreslå som afkobling ? En FC lyt, som jeg kalder dem, er nogle lytter som Panasonic laver og denne serie hedder FC. Nogle af foredelen ved FC lytterne er en meget lav ESR og at de er 105 graderes, rigtig "long life". Det er nogle lytter som jeg næsten kun benytter, jeg ved ikke om de bedste inden for audio, men jeg har kun gode erfaringer med dem. Og for en god ordens skyld vil jeg lige sige at jeg aldrig har benyttet dem til overførsel af audio signaler til HIFI. Jeg vil prøve om anvendelsen af disse lav esr typer oscon sa-sc ikke også passer til afkobling af de analoge strømindtag på converteren. Jeg tror faktisk at de analoge signaler i converteren også i høj grad skal betragtes som digitale, men det skal komme an på en prøve. (Og det digitale signal som analogt - som du også har været inde på :) T filtre benyttes til at fjerne støj med, især EMC. I princippet består de af 2 stk ferrit perler (spoler) i serie med forsyningen, og en kondensator til stel. OK. Det virker jo meget naturligt. Hvis denne CLK generator skal føde alle digitale apparater, hvilke forbindelse har i tænkt på mht. forbindelse mellem CLK generator og drev, DAC, DAT osv.. Hvad med balanceret 110ohm, eller TOSLINK, så der ikke skal laves en ekstra stelvej ? Jeg vil hælde til 110 balanceret. Da jeg tror konverteringen til toslink vil inducere mere jitter end ulempen ved denne løsning. Lennart vil sikkert her sige at denne jitter vil være at en højfrekvent type der let lader sig attenuere Lige et ekstra spm. Mener du at vi skal bruge ac logikkreds efter comparatoren, eller hva ?

kramer71 skrev: Weezer skrev: Set i mine øjne er den eneste rigtige måde at benytte denne CLK på, er at forbinde den til både drev og DAC. Så er begge dele enige om med hvilken hastighed dataene skal komme på. Så der er der ingen diskution Nej. Det er teoretisk det rigtige. Jeg tror faktisk ikke det har en skid inflydelse på lyden, da den inducerede jitter pga. manglende synkronisering kun er en marginal del af den samlede jitter. Men selvfølgeligt skal vi synkronisere   Jeg vil give Weezer ret i at vi skal synchronisere mellem konverter og drev. Jeg ved ikke helt hvordan de forskellige DAC håndterer det når der ikke er synchronitet mellem Clock på DAC og indkomne data. Der står lidt om det i Burr-brown databladet på  side 15: http://focus.ti.com/lit/ds/symlink/pcm1794.pdf Når der ikke er synchronitet vil DAC sætte output til 0 indtil de er synchroniseret igen.. Jeg kunne forestille mig at andre DAC håndterer det på samme måde. Så der er bestem ikke nogen grund til at lade være med at synchronisere hvis man vil opnå optimal kvalitet fra clocken.   Med over-shoot mener jeg de de peaks som kommer efter flankerne. Det skal bemærkes at disse flanker kan overstige Maximum Rating på IC'erne. OK. Jeg synes din løsning virker rigtig. Det kan ikke passe at man skal vælge kondensatorer med højere esr for at forhindre dette problem. Det er rigtigt at både serie modstanden og low passfilteret ændre stigetiden på flankerne. Det er næsten den eneste måde hvorpå problemet kan undgåes med overshoot. Jeg ved ikke hvor stort problemet med overshoot er ift. jitter ? Jeg ved heller ikke hvor stort problem der er set med "jitter øjne" men peakene må selvfølgelig ikke overstige maksimum spænding for indgangen på kredsen. Jeg vil mene at peak'ene er tegn på mistilpasning så der bliver udstrålet mere energi til omgivelserne en nødvendigt. Desuden bevirker filteret også at der kan filtreres en del støj fra.  Jeg synes der er endda mange spændende muligheder for ændring af jitter strukturen vha. denne kondensator, jeg har bare svært ved at gennemskue helt hvad...Jeg kunne forestille mig at det generelle støjniveau vil hæves en smule men at mange af de diskrete jitter peak kan reduceres. Det må komme an på en lytter. En ting som man nok bør være opmærksom på er om duration skal være 50/50, eller om også andet er ok. Her skal jeg lige have en forklaring. Jeg tror ikke at duration er kritisk bare at den er konstant. Men jeg mener at der er nogle DAC som ikke tolererer mere end 40/60 så vi skal nok holde os inden for den tolerence. Duration er forholdet mellem tiden clocken er høj og lav 50/50 er den 50%høj og 50% lav, altså symmetrisk. Dette skal med i beregningerne for comperatoren og ikke mindst low passfilteret. Jeg vil ikke mene (sagt med andre ord) at dette filter vil have en negativ indflydelse på jitter. I dette kredsløb vil jeg blodt placere en modstand på 100ohm mellem CLK udgangen, og indgangen på comperatoren, hvis afstanden mellem de 2 ben er meget lille. Men ved udgangen af comperatoren, vil jeg være opmærksom på problemet, og evt indsætte low pass filteret så tæt på IC'ens, eks i CD afspilleren, CLK indgang som overhovedet muligt. Men her vil det igen være hensigts mæssigt med meget korte ledninger. Men det bliver vi jo nok ikke uenige om Jeg tror egentligt ikke at længden betyder så meget hvis bare der er tilstrækkeligt med meget robust båndbredde til rådighed samt fornuftig terminering. Her er der tale om pest eller kolera.. vil vi have støj i vores system eller vil vi have minimalt jitter.. Hvis vi begrænser båndbredden vil det give mere jitter. Forklaringen er kort : Der vil altid være en mængde støj på clocksignalet. hvis stigetiden er uendelig stor vil denne støj ikke have indflydelse på skiftetiden. Men hvis vi har en flanke med en begrænset stigetid(lavpasfilter) stigetiden er måske 1v/us så vil 1mV støj give jitter på 1ns.. Udover støjen på selve clocksignalet er der også problemet med at komponterne som skal styres af clocken skifter ved lidt forkellige nivauer eks. en dac trigger ved 2,5v +- 1mV. De 1mV tolerance på skiftet vil også direkte give jitter ved båndbegrænset signal. Som sagt er det ikke nemt fordi højfrekvent clock(uden lp filter) kan give støj i stelbaner m.m. og derved give jitter. Men jeg tror at vi skal have lidt selvtillid og gå efter højfrekvent clock, og så forsøge at minemere skaderne.. hvad mener I ?  De forskellige kondensator typer elektrolyt, poliester, keramisk, glimmer osv. har hver deres egne egenskaber, som igen kan deles ned i egenskaber under hver kategori. Disse egenskaber kan eks. være low ESR, low cost osv.. Men i et forsøg på at generalisere så er elektrolytter gode til lave frekvenser, poliester gode til mellem frekvenser og keramisk gode til høje frekvenser. Ved at paralelkoble 2 forskellige kondensator type, vil du opnå begges foredele. Tak. Jeg kan se at f.eks. oscon sa-sc strækker sig meget høj i frekvens, ift. eks. standard tantaltyper. Dvs. at ved at vælge en oscon slipper man for at dække mellemfrekvenserne. Men det er selvfølgeligt ikke økonomisk fordelagtigt, så ift. til cost benefit, vil det måske være bedre med en blanding. Hvordan vil du kombinere afkoblingen til comparatoren ? Jeg havde forestillet mig en oscon sa-sc 100uf (da den har esr ved 30m ohm.) + 100,47,22,10,5,2 nf keramiske smd x7r typer (kemet) Den måde hvorpå jeg har lært en del om kondesatorer er ved at kigge i kataloger fra Farnell, RS og kigge på datablade fra producenter af kondensatorer. Yeps. Det er bare en brutal måde at lære tingene på. Du har ret i at comperatoren udgang teoretisk spænder over et meget bredt frekvens område, nemlig fra DC til 1/stigetiden. Men i virkeligheden vil det største strømforbrug være på flankerne. Jammen det er klart. Det er afdækningen af disse flanker som jeg tror har den største betydning for jitterperformance på clocken. Netop. Grunden til dette er at der er en hvis kapacitet i IC'en (og i resten af konstruktionen), hvor der i princippen er en kondensator der skal oplades eller aflades. Når denne "paralel" kondensator skal op/af lades skal der bruges meget strøm. Når der benyttes megen strøm, vil der også komme en del støj, dette er også grunden til seriemodstanden på udgangen, den forhindre nærmest den kortsslutning som kommer når der skiftes logisk niavo. Derfor ville jeg vælge min afkobling så den passede med den "begræsede" stigetid og en FC lyt for at stive DC'en af. Meget spændende. Vi har haft princippet om op/afladning oppe, men har ikke helt kunne gennemskue konsekvenserne. Hvad vil du foreslå som afkobling ? Her har vi igen samme problem som ved clocken.. hvis vi ikke kan holde spænding oppe på forsyningen vil der give jitter fordi skiftetidspunktet er meget afhængig af forsyningsspænding..men måske kan man lade båndbredden blive så lav at den interne kondensator netop er ladet helt op inden der kommer et nyt clockskifte.. Jeg tror i første omgang at vi også skal have høj båndbredde her.. Jeg har ikke arbejdet med højfrekvent elektronik så mine holdninger med at vi bare skal have så højfrekvente signaler som muligt skal nok tages med et grant salt.. men hvis vi ser bort fra støjen(det kan man bare ikke) så er det vel det bedste.. Hvis vi kan holde alle kritiske strækninger rimeligt korte kan vi så ikke slippe nogenlunde godt fra at have højfrekvente signaler ?  En FC lyt, som jeg kalder dem, er nogle lytter som Panasonic laver og denne serie hedder FC. Nogle af foredelen ved FC lytterne er en meget lav ESR og at de er 105 graderes, rigtig "long life". Det er nogle lytter som jeg næsten kun benytter, jeg ved ikke om de bedste inden for audio, men jeg har kun gode erfaringer med dem. Og for en god ordens skyld vil jeg lige sige at jeg aldrig har benyttet dem til overførsel af audio signaler til HIFI. Jeg vil prøve om anvendelsen af disse lav esr typer oscon sa-sc ikke også passer til afkobling af de analoge strømindtag på converteren. Jeg tror faktisk at de analoge signaler i converteren også i høj grad skal betragtes som digitale, men det skal komme an på en prøve. (Og det digitale signal som analogt - som du også har været inde på :) T filtre benyttes til at fjerne støj med, især EMC. I princippet består de af 2 stk ferrit perler (spoler) i serie med forsyningen, og en kondensator til stel. OK. Det virker jo meget naturligt. Hvis denne CLK generator skal føde alle digitale apparater, hvilke forbindelse har i tænkt på mht. forbindelse mellem CLK generator og drev, DAC, DAT osv.. Hvad med balanceret 110ohm, eller TOSLINK, så der ikke skal laves en ekstra stelvej ? Jeg vil hælde til 110 balanceret. Da jeg tror konverteringen til toslink vil inducere mere jitter end ulempen ved denne løsning. Lennart vil sikkert her sige at denne jitter vil være at en højfrekvent type der let lader sig attenuere Ja jeg er jo lidt fortaler for galvanisk adskillelse. Men i første omgang tror jeg at vi skal lave det elektrisk.. Mht til støj i toslink, jeg kan ikke huske om jeg har udtalt at den er højfrekvent, det har jeg sikkert . Men jeg vil mene at den er bredbåndet så der vil være en del lavfrekvent støj også. I grunden vil jeg mene at det vigtiste for clocken vi får fra drevet er at den skal være i takt med masterclocken. at der er lidt ekstra jitter med i signalet tror jeg ikke har den store betydning.. Den bliver jo i sidste ende fjernet(eller att. meget kraftigt) henne ved dac'en hvis vi altså ikke bruger PLL til at synchronisere med. I grunden er det PLL i dacen der er det store problem men den kan jo fjernes hvis vi enten lader clocken fra dac styre drev, eller laver styrespænding til VCXO i drev. førstnævnte er at foretrække.. Lige et ekstra spm. Mener du at vi skal bruge ac logikkreds efter comparatoren, eller hva ? Hvis vi kan undgå det mner jeg at vi skal, men der skal lige undersøges om comperatoren kan kevere det nødvendige.. Jeg vil mene at logikkreds til clocken som skal gå til drev er ok for at mindske indflydele på comperator.

__________________
Mvh Lennart

Nyt DIY system under opbygning...

LGrau skrev: Nu er den vist ved at være der.. lvds to lvcmos.. Maximum jitter er godt nok 250ps, men hvis den behandles fornuftigt tror jeg vi kan få den ned omkring 25ps Stigetid maks 800ps. prisen er også iorden 0,95$. Så mangler vi bare en clock med lvds udgang . eller vi kan måske nøjes med et almindeligt krystal.. http://pdfserv.maxim-ic.com/en/ds/MAX9130.pdf

Så har jeg fundet en velegnet clock til kredsen :

http://www.corningfrequency.com/vcxo/c5310.pdf

Jeg har sendt forespørgsel om pris ved dansk forhandler..

Jeg tror vi kan få en næsten optimal clock med disse to komponenter.

Evt kan man koble flere MAX9130 på i parallel som beskrevet i databladet hvis man har brug for flere clockudtag.

Men jeg er lidt bange for prisen på clocken.

Læg mærke til at lvds udgangen har bedre perfomance en PECL udgang på clocken.

__________________
Mvh Lennart

Nyt DIY system under opbygning...

Hey

Så kan jeg begynde at se tasterne igen

LGrau skrev: kramer71 skrev: Weezer skrev: Set i mine øjne er den eneste rigtige måde at benytte denne CLK på, er at forbinde den til både drev og DAC. Så er begge dele enige om med hvilken hastighed dataene skal komme på. Så der er der ingen diskution Nej. Det er teoretisk det rigtige. Jeg tror faktisk ikke det har en skid inflydelse på lyden, da den inducerede jitter pga. manglende synkronisering kun er en marginal del af den samlede jitter. Men selvfølgeligt skal vi synkronisere   Jeg vil give Weezer ret i at vi skal synchronisere mellem konverter og drev. Jeg ved ikke helt hvordan de forskellige DAC håndterer det når der ikke er synchronitet mellem Clock på DAC og indkomne data. Der står lidt om det i Burr-brown databladet på  side 15: http://focus.ti.com/lit/ds/symlink/pcm1794.pdf Når der ikke er synchronitet vil DAC sætte output til 0 indtil de er synchroniseret igen.. Jeg kunne forestille mig at andre DAC håndterer det på samme måde. Så der er bestem ikke nogen grund til at lade være med at synchronisere hvis man vil opnå optimal kvalitet fra clocken. Hvis det samlede system skal fungerer optimalt. Så skal clocken i både drev og DAC være den samme. Så sikrer vi at alle data kommer med samme hastighed. Med over-shoot mener jeg de de peaks som kommer efter flankerne. Det skal bemærkes at disse flanker kan overstige Maximum Rating på IC'erne. OK. Jeg synes din løsning virker rigtig. Det kan ikke passe at man skal vælge kondensatorer med højere esr for at forhindre dette problem. Det er rigtigt at både serie modstanden og low passfilteret ændre stigetiden på flankerne. Det er næsten den eneste måde hvorpå problemet kan undgåes med overshoot. Jeg ved ikke hvor stort problemet med overshoot er ift. jitter ? Jeg ved heller ikke hvor stort problem der er set med "jitter øjne" men peakene må selvfølgelig ikke overstige maksimum spænding for indgangen på kredsen. Jeg vil mene at peak'ene er tegn på mistilpasning så der bliver udstrålet mere energi til omgivelserne en nødvendigt. Det er svært at sige at over-shoot skyldes en mistilpasning. Over-shoot skyldes især induktionen i printbanen, men også ind/udgangs kapacitet. Med jitter øjne kan over-shoot have en meget stor betydning. Desuden bevirker filteret også at der kan filtreres en del støj fra.  Jeg synes der er endda mange spændende muligheder for ændring af jitter strukturen vha. denne kondensator, jeg har bare svært ved at gennemskue helt hvad...Jeg kunne forestille mig at det generelle støjniveau vil hæves en smule men at mange af de diskrete jitter peak kan reduceres. Det må komme an på en lytter. Ja. Vi kan starte med at tjekke om konstruktionen måler koorekt uden lp-filteret med et scope. En ting som man nok bør være opmærksom på er om duration skal være 50/50, eller om også andet er ok. Her skal jeg lige have en forklaring. Jeg tror ikke at duration er kritisk bare at den er konstant. Men jeg mener at der er nogle DAC som ikke tolererer mere end 40/60 så vi skal nok holde os inden for den tolerence. Duration er forholdet mellem tiden clocken er høj og lav 50/50 er den 50%høj og 50% lav, altså symmetrisk. Dette skal med i beregningerne for comperatoren og ikke mindst low passfilteret. Jeg vil ikke mene (sagt med andre ord) at dette filter vil have en negativ indflydelse på jitter. I dette kredsløb vil jeg blodt placere en modstand på 100ohm mellem CLK udgangen, og indgangen på comperatoren, hvis afstanden mellem de 2 ben er meget lille. Men ved udgangen af comperatoren, vil jeg være opmærksom på problemet, og evt indsætte low pass filteret så tæt på IC'ens, eks i CD afspilleren, CLK indgang som overhovedet muligt. Men her vil det igen være hensigts mæssigt med meget korte ledninger. Men det bliver vi jo nok ikke uenige om Jeg tror egentligt ikke at længden betyder så meget hvis bare der er tilstrækkeligt med meget robust båndbredde til rådighed samt fornuftig terminering. Her er der tale om pest eller kolera.. vil vi have støj i vores system eller vil vi have minimalt jitter.. Hvis vi begrænser båndbredden vil det give mere jitter. Forklaringen er kort : Der vil altid være en mængde støj på clocksignalet. hvis stigetiden er uendelig stor vil denne støj ikke have indflydelse på skiftetiden. Men hvis vi har en flanke med en begrænset stigetid(lavpasfilter) stigetiden er måske 1v/us så vil 1mV støj give jitter på 1ns.. Udover støjen på selve clocksignalet er der også problemet med at komponterne som skal styres af clocken skifter ved lidt forkellige nivauer eks. en dac trigger ved 2,5v +- 1mV. De 1mV tolerance på skiftet vil også direkte give jitter ved båndbegrænset signal. Som sagt er det ikke nemt fordi højfrekvent clock(uden lp filter) kan give støj i stelbaner m.m. og derved give jitter. Men jeg tror at vi skal have lidt selvtillid og gå efter højfrekvent clock, og så forsøge at minemere skaderne.. hvad mener I ? Hvis CLK signalet skal transporteres gennem en eller flere ledninger, så vil jeg foretrække at CLK signalet næsten ligner et sinus signal. Herved slipper vi  næsten uden om kables kapacitive og induktive egenskaber. Lokalt i apparatet hvor CLK signalet skal benyttes ville jeg placere comperatoren, og lave signalet firkantet så tæt på det sted hvor det skal benyttes.   Hvad mener I om denne løsning ? De forskellige kondensator typer elektrolyt, poliester, keramisk, glimmer osv. har hver deres egne egenskaber, som igen kan deles ned i egenskaber under hver kategori. Disse egenskaber kan eks. være low ESR, low cost osv.. Men i et forsøg på at generalisere så er elektrolytter gode til lave frekvenser, poliester gode til mellem frekvenser og keramisk gode til høje frekvenser. Ved at paralelkoble 2 forskellige kondensator type, vil du opnå begges foredele. Tak. Jeg kan se at f.eks. oscon sa-sc strækker sig meget høj i frekvens, ift. eks. standard tantaltyper. Dvs. at ved at vælge en oscon slipper man for at dække mellemfrekvenserne. Men det er selvfølgeligt ikke økonomisk fordelagtigt, så ift. til cost benefit, vil det måske være bedre med en blanding. Hvordan vil du kombinere afkoblingen til comparatoren ? Jeg havde forestillet mig en oscon sa-sc 100uf (da den har esr ved 30m ohm.) + 100,47,22,10,5,2 nf keramiske smd x7r typer (kemet) Så længe at vi ikke har lavet en skitse af konstruktionen, og eks. ved om comperatoren skal benyttes som linedriver, kan jeg ikke sige hvordan jeg vil lave afkoblingen. Men jeg synes at det ville være en god ide hvis vi i konstruktionen (printpladen) laver plads til nogle forskellige kondensatorer, så der eks. kan mixes 3 forskellige typer. Så kan vi jo se hvad der lydder bedst. Den måde hvorpå jeg har lært en del om kondesatorer er ved at kigge i kataloger fra Farnell, RS og kigge på datablade fra producenter af kondensatorer. Yeps. Det er bare en brutal måde at lære tingene på. Du har ret i at comperatoren udgang teoretisk spænder over et meget bredt frekvens område, nemlig fra DC til 1/stigetiden. Men i virkeligheden vil det største strømforbrug være på flankerne. Jammen det er klart. Det er afdækningen af disse flanker som jeg tror har den største betydning for jitterperformance på clocken. Netop. Grunden til dette er at der er en hvis kapacitet i IC'en (og i resten af konstruktionen), hvor der i princippen er en kondensator der skal oplades eller aflades. Når denne "paralel" kondensator skal op/af lades skal der bruges meget strøm. Når der benyttes megen strøm, vil der også komme en del støj, dette er også grunden til seriemodstanden på udgangen, den forhindre nærmest den kortsslutning som kommer når der skiftes logisk niavo. Derfor ville jeg vælge min afkobling så den passede med den "begræsede" stigetid og en FC lyt for at stive DC'en af. Meget spændende. Vi har haft princippet om op/afladning oppe, men har ikke helt kunne gennemskue konsekvenserne. Hvad vil du foreslå som afkobling ? Her har vi igen samme problem som ved clocken.. hvis vi ikke kan holde spænding oppe på forsyningen vil der give jitter fordi skiftetidspunktet er meget afhængig af forsyningsspænding..men måske kan man lade båndbredden blive så lav at den interne kondensator netop er ladet helt op inden der kommer et nyt clockskifte.. Jeg tror i første omgang at vi også skal have høj båndbredde her.. Jeg har ikke arbejdet med højfrekvent elektronik så mine holdninger med at vi bare skal have så højfrekvente signaler som muligt skal nok tages med et grant salt.. men hvis vi ser bort fra støjen(det kan man bare ikke) så er det vel det bedste.. Hvis vi kan holde alle kritiske strækninger rimeligt korte kan vi så ikke slippe nogenlunde godt fra at have højfrekvente signaler ?  Hvis vi til at starte med holder strækninger med høje stigetider meget korte er der ingen problem. En FC lyt, som jeg kalder dem, er nogle lytter som Panasonic laver og denne serie hedder FC. Nogle af foredelen ved FC lytterne er en meget lav ESR og at de er 105 graderes, rigtig "long life". Det er nogle lytter som jeg næsten kun benytter, jeg ved ikke om de bedste inden for audio, men jeg har kun gode erfaringer med dem. Og for en god ordens skyld vil jeg lige sige at jeg aldrig har benyttet dem til overførsel af audio signaler til HIFI. Jeg vil prøve om anvendelsen af disse lav esr typer oscon sa-sc ikke også passer til afkobling af de analoge strømindtag på converteren. Jeg tror faktisk at de analoge signaler i converteren også i høj grad skal betragtes som digitale, men det skal komme an på en prøve. (Og det digitale signal som analogt - som du også har været inde på :) T filtre benyttes til at fjerne støj med, især EMC. I princippet består de af 2 stk ferrit perler (spoler) i serie med forsyningen, og en kondensator til stel. OK. Det virker jo meget naturligt. Hvis denne CLK generator skal føde alle digitale apparater, hvilke forbindelse har i tænkt på mht. forbindelse mellem CLK generator og drev, DAC, DAT osv.. Hvad med balanceret 110ohm, eller TOSLINK, så der ikke skal laves en ekstra stelvej ? Jeg vil hælde til 110 balanceret. Da jeg tror konverteringen til toslink vil inducere mere jitter end ulempen ved denne løsning. Lennart vil sikkert her sige at denne jitter vil være at en højfrekvent type der let lader sig attenuere Ja jeg er jo lidt fortaler for galvanisk adskillelse. Men i første omgang tror jeg at vi skal lave det elektrisk.. Ja jeg vil også foretrække en galvanisk adskillelse, men jeg vil også i første omgang foretrække en elektrisk. Jeg er sikker på at Maxim har nogle balancerede driver/reciever vi kan bruge. Mht til støj i toslink, jeg kan ikke huske om jeg har udtalt at den er højfrekvent, det har jeg sikkert . Men jeg vil mene at den er bredbåndet så der vil være en del lavfrekvent støj også. Jeg kender faktisk ikke ret meget til signalkvaliteten gennem Toslink. Men de er ekstrem lette at bruge, det er jo bare digitale ind/udgange. Ved i noget om signalkvaliteten ? I grunden vil jeg mene at det vigtiste for clocken vi får fra drevet er at den skal være i takt med masterclocken. at der er lidt ekstra jitter med i signalet tror jeg ikke har den store betydning.. Den bliver jo i sidste ende fjernet(eller att. meget kraftigt) henne ved dac'en hvis vi altså ikke bruger PLL til at synchronisere med. I grunden er det PLL i dacen der er det store problem men den kan jo fjernes hvis vi enten lader clocken fra dac styre drev, eller laver styrespænding til VCXO i drev. førstnævnte er at foretrække.. Hvis både drev og DAC bliver født med den samme CLK, er PLL'en unødvendig. Lige et ekstra spm. Mener du at vi skal bruge ac logikkreds efter comparatoren, eller hva ? Hvis vi kan undgå det mner jeg at vi skal, men der skal lige undersøges om comperatoren kan kevere det nødvendige.. Jeg vil mene at logikkreds til clocken som skal gå til drev er ok for at mindske indflydele på comperator. Jeps!   Godt nytår

LGrau skrev: kramer71 skrev: Weezer skrev: Set i mine øjne er den eneste rigtige måde at benytte denne CLK på, er at forbinde den til både drev og DAC. Så er begge dele enige om med hvilken hastighed dataene skal komme på. Så der er der ingen diskution Nej. Det er teoretisk det rigtige. Jeg tror faktisk ikke det har en skid inflydelse på lyden, da den inducerede jitter pga. manglende synkronisering kun er en marginal del af den samlede jitter. Men selvfølgeligt skal vi synkronisere   Jeg vil give Weezer ret i at vi skal synchronisere mellem konverter og drev. Jeg ved ikke helt hvordan de forskellige DAC håndterer det når der ikke er synchronitet mellem Clock på DAC og indkomne data. Der står lidt om det i Burr-brown databladet på  side 15: http://focus.ti.com/lit/ds/symlink/pcm1794.pdf Når der ikke er synchronitet vil DAC sætte output til 0 indtil de er synchroniseret igen.. Jeg kunne forestille mig at andre DAC håndterer det på samme måde. Så der er bestem ikke nogen grund til at lade være med at synchronisere hvis man vil opnå optimal kvalitet fra clocken.   Med over-shoot mener jeg de de peaks som kommer efter flankerne. Det skal bemærkes at disse flanker kan overstige Maximum Rating på IC'erne. OK. Jeg synes din løsning virker rigtig. Det kan ikke passe at man skal vælge kondensatorer med højere esr for at forhindre dette problem. Det er rigtigt at både serie modstanden og low passfilteret ændre stigetiden på flankerne. Det er næsten den eneste måde hvorpå problemet kan undgåes med overshoot. Jeg ved ikke hvor stort problemet med overshoot er ift. jitter ? Jeg ved heller ikke hvor stort problem der er set med "jitter øjne" men peakene må selvfølgelig ikke overstige maksimum spænding for indgangen på kredsen. Jeg vil mene at peak'ene er tegn på mistilpasning så der bliver udstrålet mere energi til omgivelserne en nødvendigt. Desuden bevirker filteret også at der kan filtreres en del støj fra.  Jeg synes der er endda mange spændende muligheder for ændring af jitter strukturen vha. denne kondensator, jeg har bare svært ved at gennemskue helt hvad...Jeg kunne forestille mig at det generelle støjniveau vil hæves en smule men at mange af de diskrete jitter peak kan reduceres. Det må komme an på en lytter. En ting som man nok bør være opmærksom på er om duration skal være 50/50, eller om også andet er ok. Her skal jeg lige have en forklaring. Jeg tror ikke at duration er kritisk bare at den er konstant. Men jeg mener at der er nogle DAC som ikke tolererer mere end 40/60 så vi skal nok holde os inden for den tolerence. Duration er forholdet mellem tiden clocken er høj og lav 50/50 er den 50%høj og 50% lav, altså symmetrisk. Dette skal med i beregningerne for comperatoren og ikke mindst low passfilteret. Jeg vil ikke mene (sagt med andre ord) at dette filter vil have en negativ indflydelse på jitter. I dette kredsløb vil jeg blodt placere en modstand på 100ohm mellem CLK udgangen, og indgangen på comperatoren, hvis afstanden mellem de 2 ben er meget lille. Men ved udgangen af comperatoren, vil jeg være opmærksom på problemet, og evt indsætte low pass filteret så tæt på IC'ens, eks i CD afspilleren, CLK indgang som overhovedet muligt. Men her vil det igen være hensigts mæssigt med meget korte ledninger. Men det bliver vi jo nok ikke uenige om Jeg tror egentligt ikke at længden betyder så meget hvis bare der er tilstrækkeligt med meget robust båndbredde til rådighed samt fornuftig terminering. Her er der tale om pest eller kolera.. vil vi have støj i vores system eller vil vi have minimalt jitter.. Hvis vi begrænser båndbredden vil det give mere jitter. Forklaringen er kort : Der vil altid være en mængde støj på clocksignalet. hvis stigetiden er uendelig stor vil denne støj ikke have indflydelse på skiftetiden. Men hvis vi har en flanke med en begrænset stigetid(lavpasfilter) stigetiden er måske 1v/us så vil 1mV støj give jitter på 1ns.. Udover støjen på selve clocksignalet er der også problemet med at komponterne som skal styres af clocken skifter ved lidt forkellige nivauer eks. en dac trigger ved 2,5v +- 1mV. De 1mV tolerance på skiftet vil også direkte give jitter ved båndbegrænset signal. Som sagt er det ikke nemt fordi højfrekvent clock(uden lp filter) kan give støj i stelbaner m.m. og derved give jitter. Men jeg tror at vi skal have lidt selvtillid og gå efter højfrekvent clock, og så forsøge at minemere skaderne.. hvad mener I ?  De forskellige kondensator typer elektrolyt, poliester, keramisk, glimmer osv. har hver deres egne egenskaber, som igen kan deles ned i egenskaber under hver kategori. Disse egenskaber kan eks. være low ESR, low cost osv.. Men i et forsøg på at generalisere så er elektrolytter gode til lave frekvenser, poliester gode til mellem frekvenser og keramisk gode til høje frekvenser. Ved at paralelkoble 2 forskellige kondensator type, vil du opnå begges foredele. Tak. Jeg kan se at f.eks. oscon sa-sc strækker sig meget høj i frekvens, ift. eks. standard tantaltyper. Dvs. at ved at vælge en oscon slipper man for at dække mellemfrekvenserne. Men det er selvfølgeligt ikke økonomisk fordelagtigt, så ift. til cost benefit, vil det måske være bedre med en blanding. Hvordan vil du kombinere afkoblingen til comparatoren ? Jeg havde forestillet mig en oscon sa-sc 100uf (da den har esr ved 30m ohm.) + 100,47,22,10,5,2 nf keramiske smd x7r typer (kemet) Den måde hvorpå jeg har lært en del om kondesatorer er ved at kigge i kataloger fra Farnell, RS og kigge på datablade fra producenter af kondensatorer. Yeps. Det er bare en brutal måde at lære tingene på. Du har ret i at comperatoren udgang teoretisk spænder over et meget bredt frekvens område, nemlig fra DC til 1/stigetiden. Men i virkeligheden vil det største strømforbrug være på flankerne. Jammen det er klart. Det er afdækningen af disse flanker som jeg tror har den største betydning for jitterperformance på clocken. Netop. Grunden til dette er at der er en hvis kapacitet i IC'en (og i resten af konstruktionen), hvor der i princippen er en kondensator der skal oplades eller aflades. Når denne "paralel" kondensator skal op/af lades skal der bruges meget strøm. Når der benyttes megen strøm, vil der også komme en del støj, dette er også grunden til seriemodstanden på udgangen, den forhindre nærmest den kortsslutning som kommer når der skiftes logisk niavo. Derfor ville jeg vælge min afkobling så den passede med den "begræsede" stigetid og en FC lyt for at stive DC'en af. Meget spændende. Vi har haft princippet om op/afladning oppe, men har ikke helt kunne gennemskue konsekvenserne. Hvad vil du foreslå som afkobling ? Her har vi igen samme problem som ved clocken.. hvis vi ikke kan holde spænding oppe på forsyningen vil der give jitter fordi skiftetidspunktet er meget afhængig af forsyningsspænding..men måske kan man lade båndbredden blive så lav at den interne kondensator netop er ladet helt op inden der kommer et nyt clockskifte.. Jeg tror i første omgang at vi også skal have høj båndbredde her.. Jeg har ikke arbejdet med højfrekvent elektronik så mine holdninger med at vi bare skal have så højfrekvente signaler som muligt skal nok tages med et grant salt.. men hvis vi ser bort fra støjen(det kan man bare ikke) så er det vel det bedste.. Hvis vi kan holde alle kritiske strækninger rimeligt korte kan vi så ikke slippe nogenlunde godt fra at have højfrekvente signaler ?  En FC lyt, som jeg kalder dem, er nogle lytter som Panasonic laver og denne serie hedder FC. Nogle af foredelen ved FC lytterne er en meget lav ESR og at de er 105 graderes, rigtig "long life". Det er nogle lytter som jeg næsten kun benytter, jeg ved ikke om de bedste inden for audio, men jeg har kun gode erfaringer med dem. Og for en god ordens skyld vil jeg lige sige at jeg aldrig har benyttet dem til overførsel af audio signaler til HIFI. Jeg vil prøve om anvendelsen af disse lav esr typer oscon sa-sc ikke også passer til afkobling af de analoge strømindtag på converteren. Jeg tror faktisk at de analoge signaler i converteren også i høj grad skal betragtes som digitale, men det skal komme an på en prøve. (Og det digitale signal som analogt - som du også har været inde på :) T filtre benyttes til at fjerne støj med, især EMC. I princippet består de af 2 stk ferrit perler (spoler) i serie med forsyningen, og en kondensator til stel. OK. Det virker jo meget naturligt. Hvis denne CLK generator skal føde alle digitale apparater, hvilke forbindelse har i tænkt på mht. forbindelse mellem CLK generator og drev, DAC, DAT osv.. Hvad med balanceret 110ohm, eller TOSLINK, så der ikke skal laves en ekstra stelvej ? Jeg vil hælde til 110 balanceret. Da jeg tror konverteringen til toslink vil inducere mere jitter end ulempen ved denne løsning. Lennart vil sikkert her sige at denne jitter vil være at en højfrekvent type der let lader sig attenuere Ja jeg er jo lidt fortaler for galvanisk adskillelse. Men i første omgang tror jeg at vi skal lave det elektrisk.. Mht til støj i toslink, jeg kan ikke huske om jeg har udtalt at den er højfrekvent, det har jeg sikkert . Men jeg vil mene at den er bredbåndet så der vil være en del lavfrekvent støj også. I grunden vil jeg mene at det vigtiste for clocken vi får fra drevet er at den skal være i takt med masterclocken. at der er lidt ekstra jitter med i signalet tror jeg ikke har den store betydning.. Den bliver jo i sidste ende fjernet(eller att. meget kraftigt) henne ved dac'en hvis vi altså ikke bruger PLL til at synchronisere med. I grunden er det PLL i dacen der er det store problem men den kan jo fjernes hvis vi enten lader clocken fra dac styre drev, eller laver styrespænding til VCXO i drev. førstnævnte er at foretrække.. Lige et ekstra spm. Mener du at vi skal bruge ac logikkreds efter comparatoren, eller hva ? Hvis vi kan undgå det mner jeg at vi skal, men der skal lige undersøges om comperatoren kan kevere det nødvendige.. Jeg vil mene at logikkreds til clocken som skal gå til drev er ok for at mindske indflydele på comperator.

Kanon indlæg Lennart. Som du skriver skal vi ikke få kolde fødder, men gå efter den højfrekvente clock. 

Omkring synkroniseringen til drev hører jo også med at en stabil clock i drevet har betydning for den samlede lydkvalitet. Jf. de målinger af ind og output af cs8412 som Guido har lavet. Jeg skal lige bemærke at Elso har anbefalet først at installere clocken i drevet ! Jeg mener at der godt teoretisk kan argumenteres for at dette skulle være optimalt - selvom det er svært . Guido har også fornyligt udtalt at hvis han skulle ændre noget på sin dac i dag så ville det være pll på alle digital signalerne ind i konverteren.

Hey Kramer

Mht. de 2 SMD huse, så er det mig som husker forkert. Du har ret i at det er lettere at lodde på et 1206 hus end et 0805 hus. Jeg tænkte på huset et nummer mindre en 0805, og så er komponenterne næsten ik til at se, og næsten umulige at lodde på..

[QUOTE=Weezer]

Hey

Så kan jeg begynde at se tasterne igen

Det  var en hård omgang. Man har næsten brug for en god referenceclock.

Hvis det samlede system skal fungerer optimalt. Så skal clocken i både drev og DAC være den samme. Så sikrer vi at alle data kommer med samme hastighed.

Det er klart, det er det optimale. Clocken er jo også nærmest gratis når den benyttes flere steder. Men ift. lydkvaliteten tror jeg stadig at manglende synkronisering ikke har den store betydning. Se det på den her måde, hvad er sandsynligheden for at en konverter rammer præcist det rigtige 65xxx niveau - 44000 gange i sekundet ? Den er ikke specielt stor. Alene variation fra -vref  gør det besværligt at komme over de 16 bit. Og V-reffen har slet ikke så stor betydning for lyden som jitter...

Vi ved ikke hvad det er i jitteren som giver de lydmæssige problemer; struktur, dynamik, kombinationer af disse mm.

Ja. Vi kan starte med at tjekke om konstruktionen måler koorekt uden lp-filteret med et scope.

Ja. Vi burde have adgang til noget ordentligt jittermålingsudstyr. Så vi kunne rulle op og ned i frekvensen og visulet se hvordan signalet blev moduleret. Du kender ikke noget på AUC der har adgang til det ?

Hvis CLK signalet skal transporteres gennem en eller flere ledninger, så vil jeg foretrække at CLK signalet næsten ligner et sinus signal. Herved slipper vi  næsten uden om kables kapacitive og induktive egenskaber. Lokalt i apparatet hvor CLK signalet skal benyttes ville jeg placere comperatoren, og lave signalet firkantet så tæt på det sted hvor det skal benyttes.   Hvad mener I om denne løsning ?

Det er selvfølgeligt optimalt, men er det nødvendigt - det er jo også mere besværligt - specielt hvis vi også skal lave en clock som andre kan benytte? Kan vi ikke få et billigt kabel der kan levere varen ift. båndbredde, RFI etc ?

Hvis både drev og DAC bliver født med den samme CLK, er PLL'en unødvendig.

Yeps. Specielt hvis comparatoren først anbringen lige før modtager.

Godt NÅ

LGrau skrev: [QUOTE=LGrau] Nu er den vist ved at være der.. lvds to lvcmos.. Maximum jitter er godt nok 250ps, men hvis den behandles fornuftigt tror jeg vi kan få den ned omkring 25ps Stigetid maks 800ps. prisen er også iorden 0,95$. Så mangler vi bare en clock med lvds udgang . eller vi kan måske nøjes med et almindeligt krystal.. http://pdfserv.maxim-ic.com/en/ds/MAX9130.pdf

Så har jeg fundet en velegnet clock til kredsen :

http://www.corningfrequency.com/vcxo/c5310.pdf

Lækre data. Jeg kan specielt godt lide moduleringskurverne.

Som jeg kan se det kan du også få den i hcmos version. Det må da være langt det optimale.

Jeg bemærker standard frekvensen på 16,xxx. Det er vel også derfor at du vælger den ?

Skal vi ikke lige lave en rask lille konkurrence om prisen. Jeg siger 2500 kr. Bestiller du en rulle med 800 stk. Lennart

kramer71 skrev: [QUOTE=Weezer] Hey Så kan jeg begynde at se tasterne igen Det  var en hård omgang. Man har næsten brug for en god referenceclock. Ja, især da jeg gik hjem kunne jeg godt have brugt en reference takt, så havde vejen sikkert også været kortere Hvis det samlede system skal fungerer optimalt. Så skal clocken i både drev og DAC være den samme. Så sikrer vi at alle data kommer med samme hastighed. Det er klart, det er det optimale. Clocken er jo også nærmest gratis når den benyttes flere steder. Men ift. lydkvaliteten tror jeg stadig at manglende synkronisering ikke har den store betydning. Se det på den her måde, hvad er sandsynligheden for at en konverter rammer præcist det rigtige 65xxx niveau - 44000 gange i sekundet ? Den er ikke specielt stor. Alene variation fra -vref  gør det besværligt at komme over de 16 bit. Og V-reffen har slet ikke så stor betydning for lyden som jitter... Vi ved ikke hvad det er i jitteren som giver de lydmæssige problemer; struktur, dynamik, kombinationer af disse mm. Hvis CLK ikke er præcis den samme i alle apperater, så vil der komme til at mangle nogle data et eller endet sted. Derfor vil jeg foretrække at CLK er præcis den samme i alle apparater. Eller som minimum en PLL i DAC'en. Så her er vi ikke helt enige. Men jeg synes at det kunne være sjovt at prøve begge dele, også mere for at finde ud af om/hvilken foreskel der er. Ja. Vi kan starte med at tjekke om konstruktionen måler koorekt uden lp-filteret med et scope. Ja. Vi burde have adgang til noget ordentligt jittermålingsudstyr. Så vi kunne rulle op og ned i frekvensen og visulet se hvordan signalet blev moduleret. Du kender ikke noget på AUC der har adgang til det ? På mit arbejde har jeg en R&S UPL audio analyzer, som kan både analogt og digitalt. Jeg ved ikke helt hvor god den er til at måle jitter med, men det kan jeg finde ud af. Her i januar få vi et par nye R&S spectrum HF analyzere, så må jeg li se efter om de kan benyttes til foremålet. Jeg kender desværer ikke nogle som går på AUC, men der jo heller ikke så mange kvinder som går på d-sektoren Hvis CLK signalet skal transporteres gennem en eller flere ledninger, så vil jeg foretrække at CLK signalet næsten ligner et sinus signal. Herved slipper vi  næsten uden om kables kapacitive og induktive egenskaber. Lokalt i apparatet hvor CLK signalet skal benyttes ville jeg placere comperatoren, og lave signalet firkantet så tæt på det sted hvor det skal benyttes.   Hvad mener I om denne løsning ? Det er selvfølgeligt optimalt, men er det nødvendigt - det er jo også mere besværligt - specielt hvis vi også skal lave en clock som andre kan benytte? Kan vi ikke få et billigt kabel der kan levere varen ift. båndbredde, RFI etc ? Efter jeg havde postet dette indlæg, kom jeg i tanke om det jeg havde skrevet om Maxim driver/reciever kredsene. Hvis vi vælger at benytte nogle eks. Maxim kredse til at forbinde de forskellige apparater, så kan vi med garenti benyttes noget standart kabel som ikke koster ret meget. Hvis både drev og DAC bliver født med den samme CLK, er PLL'en unødvendig. Yeps. Specielt hvis comparatoren først anbringen lige før modtager. Godt NÅ

Weezer skrev: Jeg synes der er endda mange spændende muligheder for ændring af jitter strukturen vha. denne kondensator, jeg har bare svært ved at gennemskue helt hvad...Jeg kunne forestille mig at det generelle støjniveau vil hæves en smule men at mange af de diskrete jitter peak kan reduceres. Det må komme an på en lytter. Ja. Vi kan starte med at tjekke om konstruktionen måler koorekt uden lp-filteret med et scope. I første omgang tror jeg også vi kommer længst med målinger, f.eks. på forsyningsspændinger må metoden som giver mindst støj også være den bedste. Men man komme ud i tilfælde hvor der er lige meget støj eller de har vidt forskellige karakterer så må man jo lytte sig frem. Jitter kan vel evt. måles med en spectrum analyser, ved at sende en f.eks. 1khz gennem konverter og se om der er nogen sidebånd eller hvor smal toppen er ved 1Khz. Her er der tale om pest eller kolera.. vil vi have støj i vores system eller vil vi have minimalt jitter.. Hvis vi begrænser båndbredden vil det give mere jitter. Forklaringen er kort : Der vil altid være en mængde støj på clocksignalet. hvis stigetiden er uendelig stor vil denne støj ikke have indflydelse på skiftetiden. Men hvis vi har en flanke med en begrænset stigetid(lavpasfilter) stigetiden er måske 1v/us så vil 1mV støj give jitter på 1ns.. Udover støjen på selve clocksignalet er der også problemet med at komponterne som skal styres af clocken skifter ved lidt forkellige nivauer eks. en dac trigger ved 2,5v +- 1mV. De 1mV tolerance på skiftet vil også direkte give jitter ved båndbegrænset signal. Som sagt er det ikke nemt fordi højfrekvent clock(uden lp filter) kan give støj i stelbaner m.m. og derved give jitter. Men jeg tror at vi skal have lidt selvtillid og gå efter højfrekvent clock, og så forsøge at minemere skaderne.. hvad mener I ? Hvis CLK signalet skal transporteres gennem en eller flere ledninger, så vil jeg foretrække at CLK signalet næsten ligner et sinus signal. Herved slipper vi  næsten uden om kables kapacitive og induktive egenskaber. Lokalt i apparatet hvor CLK signalet skal benyttes ville jeg placere comperatoren, og lave signalet firkantet så tæt på det sted hvor det skal benyttes.   Hvad mener I om denne løsning ? Jeg mener at det er den rigtige fremgangsmåde. Eller jeg er ikke 100% sikker på hvad du mener så jeg vil lige skrive fremgangsmåden som jeg ser den. Jeg vil placere både reference oscillator og komperator helt henne ved dac kredsen, så man er sikker på at jitter er minimal her. De andre kredse so skal fødes af clocken vil jeg køre gennem logikreds evt. efterfulgt af modstand for at begrænse udstråling. Jeg gå ud fra at vi ingen PLL bruger. Hvis vi gør skal der gøres mere ud af reference clocken som sendes tilbage til drev. De forskellige kondensator typer elektrolyt, poliester, keramisk, glimmer osv. har hver deres egne egenskaber, som igen kan deles ned i egenskaber under hver kategori. Disse egenskaber kan eks. være low ESR, low cost osv.. Men i et forsøg på at generalisere så er elektrolytter gode til lave frekvenser, poliester gode til mellem frekvenser og keramisk gode til høje frekvenser. Ved at paralelkoble 2 forskellige kondensator type, vil du opnå begges foredele. Tak. Jeg kan se at f.eks. oscon sa-sc strækker sig meget høj i frekvens, ift. eks. standard tantaltyper. Dvs. at ved at vælge en oscon slipper man for at dække mellemfrekvenserne. Men det er selvfølgeligt ikke økonomisk fordelagtigt, så ift. til cost benefit, vil det måske være bedre med en blanding. Hvordan vil du kombinere afkoblingen til comparatoren ? Jeg havde forestillet mig en oscon sa-sc 100uf (da den har esr ved 30m ohm.) + 100,47,22,10,5,2 nf keramiske smd x7r typer (kemet) Så længe at vi ikke har lavet en skitse af konstruktionen, og eks. ved om comperatoren skal benyttes som linedriver, kan jeg ikke sige hvordan jeg vil lave afkoblingen. Men jeg synes at det ville være en god ide hvis vi i konstruktionen (printpladen) laver plads til nogle forskellige kondensatorer, så der eks. kan mixes 3 forskellige typer. Så kan vi jo se hvad der lydder bedst. Jeg har desværre ikke set så meget på kondensatorer samt afkobling endnu, så jeg er lidt paasiv i afkoblingsemnerne. Men med hensyn til at lave print. Så vil jeg nok ikke lave printudlæg print o.s.v. Jeg vil nok bruge metoderne beskrevet i det elector Boholm henviste til tidligere i tråden. Hvis vi skal lave et ordentligt printudlæg skal vi vel næsten have mulighed for at lave tosidet print for at lave fornuftig stelveje. I første omgang vil jeg nok også placere komponenterne direkte på min eksisterende d/a konverter print, for at få kortest mulig signalveje.  Den måde hvorpå jeg har lært en del om kondesatorer er ved at kigge i kataloger fra Farnell, RS og kigge på datablade fra producenter af kondensatorer. Yeps. Det er bare en brutal måde at lære tingene på. Jeg håber at finde en mindre brutal måde så jeg kan få tid til at sætte mig ind i det.. Hvis vi til at starte med holder strækninger med høje stigetider meget korte er der ingen problem. Det burde vel ikke være det helt store problem ? Godt Nytår.

[/QUOTE] [/QUOTE] [/QUOTE]

__________________
Mvh Lennart

Nyt DIY system under opbygning...

kramer71 skrev: LGrau skrev: [QUOTE=LGrau] Nu er den vist ved at være der.. lvds to lvcmos.. Maximum jitter er godt nok 250ps, men hvis den behandles fornuftigt tror jeg vi kan få den ned omkring 25ps Stigetid maks 800ps. prisen er også iorden 0,95$. Så mangler vi bare en clock med lvds udgang . eller vi kan måske nøjes med et almindeligt krystal.. http://pdfserv.maxim-ic.com/en/ds/MAX9130.pdf   Så har jeg fundet en velegnet clock til kredsen : http://www.corningfrequency.com/vcxo/c5310.pdf Lækre data. Jeg kan specielt godt lide moduleringskurverne. Som jeg kan se det kan du også få den i hcmos version. Det må da være langt det optimale. Jeg bemærker standard frekvensen på 16,xxx. Det er vel også derfor at du vælger den ? Skal vi ikke lige lave en rask lille konkurrence om prisen. Jeg siger 2500 kr. Bestiller du en rulle med 800 stk. Lennart

Jo det er rigtigt at Hcmos versionen er den optimale hvis den har tilnærmelsesvis samme data som Pecl eller lvds. Men der er desværre ingen data på den..

Men mon ikke at de har styr på det og kan lave en god Hcmos udgang ?

Jo det er frekvensen som har haft betydning for valget af netop den, og så at den har lvds udgang.

Den kan vel ikke koste mere end 300,- hvilket stadig er i overkanten efter min mening .

800 stk... man kan jo satse på at clocken bliver en succes og vi kan sælge til interesserede, jeg må hellere ned i banken og høre om de ikke synes det er en formidabel investering.

__________________
Mvh Lennart

Nyt DIY system under opbygning...

LGrau skrev: Her er lige et par timers underholdning omkring oscillatorer . http://www.corningfrequency.com/library.htm Lige en appetitvækker fra :-)  Vibrational Sensitivity and Phase Noise in Crystal Oscillators: Sinewave Vibration When an oscillator is subjected to sinewave vibration from such sources as ships propellers, cooling fans or transformers, sidebands will appear in the output spectrum at the vibration frequency only. It can be readily seen that a 1 g vibration at 100 Hz will produce 100 Hz sidebands. (Figure 7) For sinewave vibration spectrums the sideband level can be calculated using the following equation: Using this equation and assuming a "perfect oscillator" (noise-free) at rest with a g sensitivity () of 1 x 10­9 at 10 MHz, the SSB phase noise due solely to a sinewave vibration level of 1 g would be: Vibration Frequency SSB Phase Noise 1 Hz ­46 dBc/Hz 10 Hz ­66 dBc/Hz 100 Hz ­86 dBc/Hz 1 kHz ­106 dBc/Hz 10 kHz ­126 dBc/Hz Det fortæller lidt om vigtigheden af mekanisk afkobling af krystallet.. Perfomance kan lynhurtigt blive ødelagt hvis der ikke gøres noget aktivt.

Hvad siger i til følsomheden overfor vibrationer ? hvis man har et basstærkt anlæg kan man hurtig få perfomance degraderet.

Har i nogen ide om hvor stor g påvirkning krystallet udsettes for når men spiller ?

Selvom det kun er 1/1000 g påvirkning kan det stadig ødelægge krystalets data. Her skal man blot ligge 20db til phase noise tallene.

__________________
Mvh Lennart

Nyt DIY system under opbygning...