kramer71 skrev: LGrau skrev: Hej Kramer. Ja det er desværre kredsene med ECL output der er de hurtigste og med bedste jitter specifikationer. Jeg kan ikke finde specs på konvertering. Jeg ved ikke hvordan det foregår. Hvor skal jeg lede ? Mener du på D/A konverter ? http://focus.ti.com/lit/ds/symlink/pcm1704.pdf på side 2 kan man se hvilken digital indgangsspænding der kræves : "1" = 2-5v "0" = 0-0,8v Problemet er vel at der kræver en høj energi at få et signal til at skifte 3V lynhurtigt derfor går man ned i spænding.. Det samme sker på computersiden hvor spændingen falder i takt med at frekvensen stiger. Ja der er en naturlig sammenhæng mellem procesteknologi og spænding. Hvis vi skal crampe flere transer på et mindre område kan der ikke afsættes så meget energi heri. Desuden går trenden jo også mod lowpower tek. Jeg har tænkt lidt på om det ikke er forkert at forsøge at få lavet de stejle flanker inden signalet skal transporteres gennem et kabel til f.eks. D/A. konverter ? 1. Det bliver det svært at lave et kabel med terminering o.s.v. som bliver i stand til at oveføre signal med så højfrevent et indhold. Jeg tror det ikke. Jf. kurverne ovenfor med et meget lang kabel. Kravet er ekstrem båndbredde ift. hvad der er standard. Og en god afskærmning ift. RF indstråling. Det skulle nok kunne klare det. Hvis du trækker kablet inden comparator, får du jo også en for høj impedans på comparatorens indput. Men jeg ved ikke om vi i konstruktionen kan holde os væsentligt under 50 - dvs. en 10stykker - jeg har ingen anelse. Vi kan vel holde os på omkring 50ohm hvis kabel trækkes inden komperator. Det burde være ok.. 2. Det vil uungåeligt skabe hf støj i konverteren. Ja lidt. Men jeg ved ikke hvor følsom comparatoren er for RF ift. jitter ? Men vil du ikke placere clocken ved dacen ? Jo det havde jeg tænkt mig. Det kan godt være at vi kan styre kabling if Hf signalet men det kræver at man har adgang til måleudstyr så man kan måle hvordan signalet ser ud helt inde ved D/A konverteren. Så jeg tror at løsningen er at bibeholde signalet som en sinus helt ud til komponenten som skal fødes med clocken. her skal signalet så konverteres til firkant med stejle flanker. Det optimale vil så være at have en komparator per digitalkreds som skal fødes med clocken.. Hvis du har ret i ovenstående. Men det er sgu en vild løsning :). Jeg går ud fra at du vil have noget pll før og/eller efter recieweren ? Hvis clocken er i dacen, så er der jo ikke specielt langt mellem pll og krystal:) Jeg tror ikke den er så dårlig hvis man kan finde en rimelig komperator til en god pris. Man kan evt. også lade signalet blive som en sinus. Måske vil det i sidste ende skabe mindre jitter fordi clocksignalet så kan blive meget ensartet. Og at der derved ikke sker store strømtræk gennem systemet. Problemet med sinusen er selvfølgelig at flankestejlheden ikke er stor jvf. mit tidligere indlæg om stejle flanker.  Jeg har tænkt på det og tror jeg har en løsning. Lige som indledning: A. Elsos clock har opereret med comparator siden 2002. B. LC clock xo3 har comparator. Versionerne tidligere havde det ikke. Men jeg tror der er behov for med og uden :) En clock der styrer et drev, skal have stejle flanker. Den styrer mange funktioner og clock signalet bliver transporteret flere steder hen og vil så være følsom for støjindtråling på flankerne. Her skal der være comparator. JEg vil give dig ret i støjfyldte miljøer mindsker comperator indstrålet støjs indflydelse på jitter. På den anden side kan jeg ikke se nogen argumenter for at den clock, der skal styre dacen skal have comparator. Her går den direkte ind og styrer en funktion, og går ikke videre. Hvad skulle det være som comparatoren skulle gøre godt her ?. Kabel trækket kan vi jo lave på måske helt ned til ½ cm. Problemet med ikke at bruge komperator her er hvis D/A konverteren ikke "clocker" på nøjagtig samme spænding hver gang vil der blive tilført mere jitter fordi flankestejlheden er lavere. Men måske ved at lave en stabil forsyning hertil vil man kunne mindske problemet. Jeg ved ikke ift. en pll. Her burde en uden comparator være det bedste. Det kræver dog at clocken sidder helt tæt på. Hvis ovenstående er korrekt vil en optimal konstruktion med drev/dac være at have krystallet i konverteren på et print der evt. også har pll. Trække kabel til drevet og der have en comparator ?  Ja. men i dit tilfælde med to forskellige clockfrekvenser er det desværre ikke så nemt, her skal man næsten bruge to clock.. PS. Jeg er ret overbevist om at LC ikke har jittermålingsudstyr. Nej det er vel også rimeligt kostbart udstyr.

__________________
Mvh Lennart

Nyt DIY system under opbygning...

Jeg tænkte på ECL til TLL konvertering - undskyld jeg var upræcis. Har du set specs. på hvor hurtigt det kunne lade sig gøre ?

Comparator før/efter kabeltræk

Hvad angår comparator efter kabeltræk, så er det vel også en afvejning af propagation delay i forhold til source impedance (som ikke kommer under 50ohm hvis trækket finder sted inden comparator) og capacitive load (som vel øges når comparator sidder før trækket).

Du mister også muligheden for stjernestel ved comparator.

Vil du lave pll ?

Med/uden comparator

Hvad angår muligheden for at køre uden comparator, kan jeg godt se efter din forklaring at det ikke dur, jeg var lidt blind. Konverteren vil ofte ikke clocke jævnt, på min cs4328 fungere det eks. ved at det er en kondensator der skal lades op (i øvrigt et fint trick ift. jitter).

Pris på krystal

Hvad angår prisen på krystal så må de kunne fåes ekstremt billigt, da de sidder på meget computerudstyr - netkort, lydkort etc. Men til audio er det jo bestemte frekvenser vi skal bruge. Ved du i øvrigt om der er danske steder hvor audio typerne forhandles ?

kramer71 skrev: Jeg tænkte på ECL til TLL konvertering - undskyld jeg var upræcis. Har du set specs. på hvor hurtigt det kunne lade sig gøre ? På siden her er der lidt forskelige interesandte komponenter http://www.micrel.com/  Blandt andet ECL til TTL konvertere (Translator). Jeg har ikke fundet noget specefist om konvertering ellers. jeg fandt lidt på DIY: http://www.diyaudio.com/forums/showthread/t-7580.html Comparator før/efter kabeltræk Hvad angår comparator efter kabeltræk, så er det vel også en afvejning af propagation delay i forhold til source impedance (som ikke kommer under 50ohm hvis trækket finder sted inden comparator) og capacitive load (som vel øges når comparator sidder før trækket). Du mister også muligheden for stjernestel ved comparator. Ja det havde jeg lige overset..men hvis det ikke er stor spændingsflad over kabel betyder det ikke noget..måske skal der laves strømstyret udgang for at minimere stjernestelsproblemet. Vil du lave pll ? Jeg ved det faktisk ikke endnu. Lige nu har jeg ikke noget som spille(kun pc med lydkort ) men jeg har et micromegadrive jeg håber på at kunne få op og kære igen. hvis clocken på D/A og drev passer vil jeg nok køre uden PLL. Med/uden comparator Hvad angår muligheden for at køre uden comparator, kan jeg godt se efter din forklaring at det ikke dur, jeg var lidt blind. Konverteren vil ofte ikke clocke jævnt, på min cs4328 fungere det eks. ved at det er en kondensator der skal lades op (i øvrigt et fint trick ift. jitter). Jeg ved ikke hvor stort problemet er. hvis den clocker meget præcist på samme niveau ville sinus være optimalt. Men det mest sikre er nok comperator.  Pris på krystal Hvad angår prisen på krystal så må de kunne fåes ekstremt billigt, da de sidder på meget computerudstyr - netkort, lydkort etc. Men til audio er det jo bestemte frekvenser vi skal bruge. Ved du i øvrigt om der er danske steder hvor audio typerne forhandles ? Nej desværre.

__________________
Mvh Lennart

Nyt DIY system under opbygning...

Jeg var lige ved at lede efter lidt litteratur om hvordan man opbygger en fornuftig oscillator og stødte på denne clock:

http://home-4.worldonline.nl/~t708955/pdf/XO%20and%20reclock %20announcement_6.pdf

Der står at jitter RMS<2,5 ps jeg har lidt svært ved at tro på det.

__________________
Mvh Lennart

Nyt DIY system under opbygning...

Den ummidelbart bedste løsning jeg kan se lige nu er noget lignende :

 

En OCXO eller evt VCOCXO hvis der er brug for en PLL.

http://osc.conwin.com/ocxo/cx/cx057.pdf.

http://osc.conwin.com/pages/search_by_specification_results. html

http://www.ultranalog.com/schem/XOscillator.pdf

Typerne herover giver TTL niveau ud med lave jitter værdier (<10ps).

Problemet er selvfølgelig prisen. men hvis man kan få den til rimelige penge(<100kr) så er det den mest simple løsning og nok den man kan få det bedste resultat ud af som hjemmefusker. Det kan evt også bare være en XO med TTL lavjitter VCXO med TTL udgang. 

Så de kan sluttes direkte til kredsene som behøver en clock. Men det optimale vil måske være at sætte en comparator(eller måske en analog buffer) foran hver "kritiske" logikkreds. På den måde for oscillatoren en ensartet belastning og kan leverer et jitterfrit signal. samtidig bliver jitteroverførslem mellem de digitale kredse minimeret.

__________________
Mvh Lennart

Nyt DIY system under opbygning...

LGrau skrev: Jeg var lige ved at lede efter lidt litteratur om hvordan man opbygger en fornuftig oscillator og stødte på denne clock: http://home-4.worldonline.nl/~t708955/pdf/XO%20and%20reclock %20announcement_6.pdf Der står at jitter RMS<2,5 ps jeg har lidt svært ved at tro på det.

Det er den samme xo som du har i link 3 ovenfor, som jeg kan se det. Jeg er ret overbevist om at jitter på RMS<2,5 er den statiske jitter, og derved er lidt ligegyldig ?

Det er guido tent clock. Jeg ved ikke hvordan selve xo en fungerer. Der er jo 4 ben,- er der ekstra elektronik inden i, noget der nærmest erstatter comparatoren ?

Guido tent har endnu ikke givet jittermålingsresultater på den, hvad jeg ved af.

Hvad angår performance er der eks. rise/fall time på 7 ns på de her kredse (5 på nogle af de andre). Det er jo noget mere end de 160 ps som den sidste AD comparator kreds jeg præsenterede (desværre ecl). Men det svarer vel til en gammel comparator som ad8561. Så på den måde er det måske ok.

Jeg kan desværre ikke se at der er data vi kan bruge. At guido tager 300 kr, for en kreds til sikkert 20 kr, fatter jeg ikke.

LGrau skrev: Den ummidelbart bedste løsning jeg kan se lige nu er noget lignende :   En OCXO eller evt VCOCXO hvis der er brug for en PLL. http://osc.conwin.com/ocxo/cx/cx057.pdf. http://osc.conwin.com/pages/search_by_specification_results. html http://www.ultranalog.com/schem/XOscillator.pdf Typerne herover giver TTL niveau ud med lave jitter værdier (<10ps). Problemet er selvfølgelig prisen. men hvis man kan få den til rimelige penge(<100kr) så er det den mest simple løsning og nok den man kan få det bedste resultat ud af som hjemmefusker. Det kan evt også bare være en XO med TTL lavjitter VCXO med TTL udgang.  Så de kan sluttes direkte til kredsene som behøver en clock. Men det optimale vil måske være at sætte en comparator(eller måske en analog buffer) foran hver "kritiske" logikkreds. På den måde for oscillatoren en ensartet belastning og kan leverer et jitterfrit signal. samtidig bliver jitteroverførslem mellem de digitale kredse minimeret.

Hvad betyder phase noise jf. data fra første link. Kan vi bruge det til noget ift. jitterperformance?

kramer71 skrev: LGrau skrev: Jeg var lige ved at lede efter lidt litteratur om hvordan man opbygger en fornuftig oscillator og stødte på denne clock: http://home-4.worldonline.nl/~t708955/pdf/XO%20and%20reclock %20announcement_6.pdf Der står at jitter RMS<2,5 ps jeg har lidt svært ved at tro på det. Det er den samme xo som du har i link 3 ovenfor, som jeg kan se det. Jeg er ret overbevist om at jitter på RMS<2,5 er den statiske jitter, og derved er lidt ligegyldig ? Det er guido tent clock. Jeg ved ikke hvordan selve xo en fungerer. Der er jo 4 ben,- er der ekstra elektronik inden i, noget der nærmest erstatter comparatoren ? Guido tent har endnu ikke givet jittermålingsresultater på den, hvad jeg ved af. Hvad angår performance er der eks. rise/fall time på 7 ns på de her kredse (5 på nogle af de andre). Det er jo noget mere end de 160 ps som den sidste AD comparator kreds jeg præsenterede (desværre ecl). Jeg kan desværre ikke se at der er data vi kan bruge. At guido tager 300 kr, for en kreds til sikkert 20 kr, fatter jeg ikke.

Ja du har ret..7 ns stigetid det er nok for meget... Jeg tror ideen skal kasseres igen.

hvilken stigetid kan vi opnå hvis vi ikke snakker ECL niveau ?

__________________
Mvh Lennart

Nyt DIY system under opbygning...

kramer71 skrev: Hvad betyder phase noise jf. data fra første link. Kan vi bruge det til noget ift. jitterperformance?

Helt sikkert det er phase noise jeg mener er en af de vigtigste parametre for crystallet. phase noisen giver et bredpektret jitter, men jeg ved ikke helt hvordan man regner om fra phase noise til jitter i tid(ps).

__________________
Mvh Lennart

Nyt DIY system under opbygning...

LGrau skrev: Hvad angår muligheden for at køre uden comparator, kan jeg godt se efter din forklaring at det ikke dur, jeg var lidt blind. Konverteren vil ofte ikke clocke jævnt, på min cs4328 fungere det eks. ved at det er en kondensator der skal lades op (i øvrigt et fint trick ift. jitter). Jeg ved ikke hvor stort problemet er. hvis den clocker meget præcist på samme niveau ville sinus være optimalt. Men det mest sikre er nok comperator.

Hvis konverteren internt styres af op og afladning af kondensator vil den være ufølsom for hvid jitter- dvs. jævn jitter over hele frekvensområdet - mens den lavfrekvente jitter, med højt energiindhold bør påvirke denne kondensator styring på en uheldig måde. Jeg ved ikke om kondensatorstyring også er på eks. en bb1704. Hvis det er tilfældet skal vi bruge stejle flanker (kondensatoren kan ikke styres med eks. 2ps nøjagtighed) uden lavfrekvent jitter til clocken. Den hvide jitter bør her være uden nogen større betydning ?

Jeg ved ikke hvor travlt du har med clocken ?

kramer71 skrev: LGrau skrev: Hvad angår muligheden for at køre uden comparator, kan jeg godt se efter din forklaring at det ikke dur, jeg var lidt blind. Konverteren vil ofte ikke clocke jævnt, på min cs4328 fungere det eks. ved at det er en kondensator der skal lades op (i øvrigt et fint trick ift. jitter). Jeg ved ikke hvor stort problemet er. hvis den clocker meget præcist på samme niveau ville sinus være optimalt. Men det mest sikre er nok comperator.  Hvis konverteren internt styres af op og afladning af kondensator vil den være ufølsom for hvid jitter- dvs. jævn jitter over hele frekvensområdet - mens den lavfrekvente jitter, med højt energiindhold bør påvirke denne kondensator styring på en uheldig måde. Jeg ved ikke om kondensatorstyring også er på eks. en bb1704. Hvis det er tilfældet skal vi bruge stejle flanker (kondensatoren kan ikke styres med eks. 2ps nøjagtighed) uden lavfrekvent jitter til clocken. Den hvide jitter bør her være uden nogen større betydning ? Jeg ved ikke hvor travlt du har med clocken ? Jeg har ikke spor travlt.. Jeg har alligevel ikke noget udstyr som spiller tilfrdstillende for tiden. Jeg vil også gerne have lavet mig et par nye højtalere, (eller modificeret de eksisterende).  hvad med dig ?

__________________
Mvh Lennart

Nyt DIY system under opbygning...

LGrau skrev: kramer71 skrev: Hvad betyder phase noise jf. data fra første link. Kan vi bruge det til noget ift. jitterperformance? Helt sikkert det er phase noise jeg mener er en af de vigtigste parametre for crystallet. phase noisen giver et bredpektret jitter, men jeg ved ikke helt hvordan man regner om fra phase noise til jitter i tid(ps).

Måske er det hvis man betragter jitter som en modulering af signalet, jf. de kurver vi har haft fremme (eks. ovenfor som startede jitter diskussionen). ?

Hvis det er tilfældet er -115 db. ved 10hz offset jo godt og ellers nede under -130 db allerede ved 100hz offset. Dvs. at sådan en ocxo fætter har temmeligt gode data. Noter at den dog ved 1hz offset er på -90db.

Men spørgsmålet er, om det er vigtigt at komme under de -120db genrelt ? Indputkredsen, eks. kondensatoren i konverteren, har jo sin egen tilførsel af jitter - eller sit eget basale jitter støjniveau som det ikke er muligt at forbedre.

 

LGrau skrev: kramer71 skrev: LGrau skrev: Jeg var lige ved at lede efter lidt litteratur om hvordan man opbygger en fornuftig oscillator og stødte på denne clock: http://home-4.worldonline.nl/~t708955/pdf/XO%20and%20reclock %20announcement_6.pdf Der står at jitter RMS<2,5 ps jeg har lidt svært ved at tro på det. Det er den samme xo som du har i link 3 ovenfor, som jeg kan se det. Jeg er ret overbevist om at jitter på RMS<2,5 er den statiske jitter, og derved er lidt ligegyldig ? Det er guido tent clock. Jeg ved ikke hvordan selve xo en fungerer. Der er jo 4 ben,- er der ekstra elektronik inden i, noget der nærmest erstatter comparatoren ? Guido tent har endnu ikke givet jittermålingsresultater på den, hvad jeg ved af. Hvad angår performance er der eks. rise/fall time på 7 ns på de her kredse (5 på nogle af de andre). Det er jo noget mere end de 160 ps som den sidste AD comparator kreds jeg præsenterede (desværre ecl). Jeg kan desværre ikke se at der er data vi kan bruge. At guido tager 300 kr, for en kreds til sikkert 20 kr, fatter jeg ikke. Ja du har ret..7 ns stigetid det er nok for meget... Jeg tror ideen skal kasseres igen. hvilken stigetid kan vi opnå hvis vi ikke snakker ECL niveau ?

Hej, du var lige hurtigere end min sidste rettelse-tilføjelse i indlæget :)

En ad8611 har 2.5ns stigetid og 1.1ns faldetid. (men det er kun 20% til 80% !!!) Xoerne var målt ved 90/10. En ad8561 har en stigetid på 3.8ns (ikke smd type)

Maxim-ic har nogle ttl kredse omkring de 2-2.5ns.

Så det er nu ikke fordi det er så meget anderledes ift. 5ns. Det er slet ikke værd at gå efter alt den stund at comparatoren også tilfører jitter - eller hva ?

 

Jeg ved bare ikke hvordan vi skal få fat i de ocxo typer til de frekvenser vi skal bruge i audio ?

kramer71 skrev: Jeg ved bare ikke hvordan vi skal få fat i de ocxo typer til de frekvenser vi skal bruge i audio ?

Jeg ved ikke om det er helt nødvendigt at det er OXCO typer jeg er bange for at der er for dyre. Men man kan vist også få VCXO med samme stigetider(og ttl output).

__________________
Mvh Lennart

Nyt DIY system under opbygning...

Prøv at søge lidt her :

http://osc.conwin.com/pages/products.html

Dem med HCMOS udgang kan bruges.

__________________
Mvh Lennart

Nyt DIY system under opbygning...

hmm. Hvad vil det sige med HCMOS udgang ift. TTL ?

Jeg kan ikke komme væk fra de ocxo typer. Eks. den du tog frem længere oppe. Der er spurious output, phase noise, ved -80db. Vil det sige at det er det dårligste støjoutput over hele området ? Et mål nærmest for det dårligste jitterniveau. 

kramer71 skrev: hmm. Hvad vil det sige med HCMOS udgang ift. TTL ? Jeg kan ikke komme væk fra de ocxo typer. Eks. den du tog frem længere oppe. Der er spurious output, phase noise, ved -80db. Vil det sige at det er det dårligste støjoutput over hele området ? Et mål nærmest for det dårligste jitterniveau.

Hej Kramer.

Godt at du spørger så meget. Det for mig til at undersøge tingene lidt nærmere.

Jeg ved ikke umiddelbart hvad forskellen på TTL og HCMOS er men jeg tror det har noget at gøre med hvor stor strøm kredsene skal kunne levere..Det jeg går efter er at spændingsniveauerne er de rigtige. Men selvfølgelig skal udgangen passe med indgangen på logikkredsene.

Jeg ved ikke helt hvad spurious output er, men jeg tror at det er mængden af harmoniske svingninger til grundfrekvensen. eks. 13Mhz krystal giver også signal ved 26 Mhz..39Mhz o.s.v. spurios output er formedentlig summen af disse. Men igen er jeg meget usikker her.

Men det hele burde være taget med i phase noise dataerne.

Jeg er desværre langt fra ekspert på området og det er ikke helt nemt at finde ud af hvad de specifikke dataer betyder, så du må bære over med mig. Måske finder jeg noget egnet materiale senere.

Hvordan er din tidshorisont med dette project, vil du snart gerne have noget du kan prøve af derhjemme ?

__________________
Mvh Lennart

Nyt DIY system under opbygning...

LGrau skrev: kramer71 skrev: hmm. Hvad vil det sige med HCMOS udgang ift. TTL ? Jeg kan ikke komme væk fra de ocxo typer. Eks. den du tog frem længere oppe. Der er spurious output, phase noise, ved -80db. Vil det sige at det er det dårligste støjoutput over hele området ? Et mål nærmest for det dårligste jitterniveau.  Hej Kramer. Godt at du spørger så meget. Det for mig til at undersøge tingene lidt nærmere. Jeg ved ikke umiddelbart hvad forskellen på TTL og HCMOS er men jeg tror det har noget at gøre med hvor stor strøm kredsene skal kunne levere..Det jeg går efter er at spændingsniveauerne er de rigtige. Men selvfølgelig skal udgangen passe med indgangen på logikkredsene. Jeg ved ikke helt hvad spurious output er, men jeg tror at det er mængden af harmoniske svingninger til grundfrekvensen. eks. 13Mhz krystal giver også signal ved 26 Mhz..39Mhz o.s.v. spurios output er formedentlig summen af disse. Men igen er jeg meget usikker her. Men det hele burde være taget med i phase noise dataerne. Jeg er desværre langt fra ekspert på området og det er ikke helt nemt at finde ud af hvad de specifikke dataer betyder, så du må bære over med mig. Måske finder jeg noget egnet materiale senere. Hvordan er din tidshorisont med dette project, vil du snart gerne have noget du kan prøve af derhjemme ?

Hej,

Jeg har slet ikke travlt. Det kunne godt være jeg for øvelsens skyld lavede en variant som Sørens clocktype og her genbrugte det gamle krystal i drevet - så det kunne laves for en 60-70 kr. Men det skulle bare være for at få lidt basal teknisk forståelse.

Jeg overvejer også pll mellem reciewer og konverter (de er direkte forbundne i min dac). Giver det mening at bruge pll på data-signalet ?

Evt. også pll i drev eller før reciewer. Jeg ved det ikke.

Hvad siger du til figuren, med kommentarer, ovenfor (phasenoise -> jitter problematik)? Er det knald i låget ?

kramer71 skrev: LGrau skrev: kramer71 skrev: Hvad betyder phase noise jf. data fra første link. Kan vi bruge det til noget ift. jitterperformance? Helt sikkert det er phase noise jeg mener er en af de vigtigste parametre for crystallet. phase noisen giver et bredpektret jitter, men jeg ved ikke helt hvordan man regner om fra phase noise til jitter i tid(ps). Måske er det hvis man betragter jitter som en modulering af signalet, jf. de kurver vi har haft fremme (eks. ovenfor som startede jitter diskussionen). ? Hvis det er tilfældet er -115 db. ved 10hz offset jo godt og ellers nede under -130 db allerede ved 100hz offset. Dvs. at sådan en ocxo fætter har temmeligt gode data. Noter at den dog ved 1hz offset er på -90db. Men spørgsmålet er, om det er vigtigt at komme under de -120db genrelt ? Indputkredsen, eks. kondensatoren i konverteren, har jo sin egen tilførsel af jitter - eller sit eget basale jitter støjniveau som det ikke er muligt at forbedre.

Hej Kramer.

Jeg tror at du har ret vi kan tegne en graf som ovenstående ud fra phase noise. Og ja dataerne er rimeligt gode, bedre end den nederste jitterreducerede kurve.

Jeg har ikke umiddelbart nogen ide om hvor højt det basale jitterstøjnivea i DAC er. det giver selvfølgelig ingen mening at komme langt under denne værdi, kun hvis man evt. senere får en DAC som kan udnytte den lavere jitter.

Men bare for at opnå 16 bit præcision med en 11Mhz clock kræves en jitter under 1,5 ps se:

http://home-4.worldonline.nl/~t708955/pdf/XO%20folder.pdf

Hvis man bare kunne udnytte de 16 bit vi har til rådighed tror jeg at man kunne komme langt med cd mediet..

__________________
Mvh Lennart

Nyt DIY system under opbygning...