Hej,

Jeg har slet ikke travlt. Det kunne godt være jeg for øvelsens skyld lavede en variant som Sørens clocktype og her genbrugte det gamle krystal i drevet - så det kunne laves for en 60-70 kr. Men det skulle bare være for at få lidt basal teknisk forståelse.

Jeg overvejer også pll mellem reciewer og konverter (de er direkte forbundne i min dac). Giver det mening at bruge pll på data-signalet ?

Mener du signalet inden det kommer ud fra drev?

Både ja og nej. Hvis vi kan lave dac'en så jitteren fra drevet bliver attenueret kraftigt så tror jeg ikke at det vil give den store effekt.

Hvis vi kan få lavet en fornuftig løsning med stor jitter att. tror jeg at man med forden kan anvende den optiske udgang på drevet... 

Evt. også pll i drev eller før reciewer. Jeg ved det ikke.

Igen kommer det an på hvordan jitteren føres videre i systemet.

Hej Kramer.

Jeg tror at du har ret vi kan tegne en graf som ovenstående ud fra phase noise. Og ja dataerne er rimeligt gode, bedre end den nederste jitterreducerede kurve.

Jeg har ikke umiddelbart nogen ide om hvor højt det basale jitterstøjnivea i DAC er. det giver selvfølgelig ingen mening at komme langt under denne værdi, kun hvis man evt. senere får en DAC som kan udnytte den lavere jitter.

Men bare for at opnå 16 bit præcision med en 11Mhz clock kræves en jitter under 1,5 ps se:

http://home-4.worldonline.nl/~t708955/pdf/XO%20folder.pdf

Hvis man bare kunne udnytte de 16 bit vi har til rådighed tror jeg at man kunne komme langt med cd mediet..

Hold eventuelt øje med diyAudio. Lars Clausen har netop postet diagrammet for LClock1 og forventer at poste diagrammer for Lclock 2/C2, Lclock XO/XO2 og Lclock XO3. Der kan I muligvis hente inspiration.

Ja, som vi har været inde på tidligere er der endda meget i de 16bit endnu. Og som jeg har nævnt i mange tråde skal vi virkeligt være glad for at vi faktisk fik de 16 bit. Godt at jitterproblematikken ikke var kendt dengang. Problemet og udfordringen ligger i jitter igennem hele kredsløbet, og ikke i selve DA konverteringen. Den udvikling som sker på konvertersiden i dag, er dels for at gøre konverterne billigere at producere, dels at gøre dem ufølsomme for jitter.

Men der er en hage ved at indføre kraftigt jitterreducerende kredsløb i en konverter og det er, at denne jitter-reduktion i sig selv vil tilføre jitter. Ovenstående eksempel med kondensatoren der oplades og aflades er et godt eksempel. Med en ekstrem god clock, præcist som den vi er ved at designe :), vil de gamle dac typer måske specielt trives.

Ja måske men spørgsmålet er om uliniariteten i de gamle kredse ikke har større negativ indflydelse end den positive effekt en low jitter clock kan have ?

Det vil sige at udviklingen er godt for lowfi og midfi men dårligt for det gode hifi. Tænk at en gammel pcm58 kunne håndjusteres på de 4 mest betydende bits. Sådan noget vil aldrig komme igen :)

Nej de kommer desværre nok ikke igen selvom man idag måske kunne lave en konverter på den konvetionelle facon som kunne håndtere en nøjagtighed på 16bit.

Men ingen i dag er jo tilfredse med 16 bit...Det eneste jeg kunne ønske udover de 16 bit var en højere sample rate så man kunne lave et blødt analogt filter... 

Hej.

Hvor finder jeg diagrammerne til LC-audio clock ?

Der står at de er på hans hjemmeside men jeg kan ikke ummidelbart finde dem.

Hej Kramer.

Godt at du spørger så meget. Det for mig til at undersøge tingene lidt nærmere.

Jeg ved ikke umiddelbart hvad forskellen på TTL og HCMOS er men jeg tror det har noget at gøre med hvor stor strøm kredsene skal kunne levere..Det jeg går efter er at spændingsniveauerne er de rigtige. Men selvfølgelig skal udgangen passe med indgangen på logikkredsene.

Jeg ved ikke helt hvad spurious output er, men jeg tror at det er mængden af harmoniske svingninger til grundfrekvensen. eks. 13Mhz krystal giver også signal ved 26 Mhz..39Mhz o.s.v. spurios output er formedentlig summen af disse. Men igen er jeg meget usikker her.

Men det hele burde være taget med i phase noise dataerne.

Jeg er desværre langt fra ekspert på området og det er ikke helt nemt at finde ud af hvad de specifikke dataer betyder, så du må bære over med mig. Måske finder jeg noget egnet materiale senere.

Hvordan er din tidshorisont med dette project, vil du snart gerne have noget du kan prøve af derhjemme ?

Stor Ros til LC for at lægge sagerne ud. Sådan noget giver langt mere respekt, end selve produkterne - uanset deres kvalitetsniveau. Enestående. Det sætter tingene i perspektiv.

Ja godt gået Lars.

OK, efter jeg har set på c1 og c2 må jeg sige at jeg har brug for lidt hjælp. Jeg har ikke nogen stor teknisk forstand, for at sige det mildt - og jeg kan tage meget fejl. Jeg fatter ikke hvordan disse konstruktioner skulle kunne give et bare rimeligt symmetrisk signal (pga. den måde kondensatorerne bliver brugt på), med bare nogenlunde støjfri amplitude og bare rimelig stejle flanker. For mig virker det lidt underligt, og det tog mig lidt tid at læse dem. Spændende, at der var en tid før comparatoren :) At de var meget bedre end de typer der på det tidspunkt var i cdspillerne må jeg sige gør mig meget motiveret for at gribe til loddekolben.

Jeg er bange for at jeg ikke helt kan følge dig med hensyn til symetrisk signal ? Jg ved ikke hvor hurtig logickredsen er men den virker her som comperator så signalets stejlhed er bestemt af den..

Hvis dette kredsløb gav lydforbedringer så er jeg også næsten ved at varme min loddekolbe op derhjemme.

Jeg synes den type Søren har konstrueret virker rigtig kompetent (det er dog også en meget nyere type, og der er brugt comparator). Hvis vi skal føde en kreds der skal levere flanker med en stigetid på omkring 1ns er passiv strømforsyning med lækker afkobling sagen. Det går så stærkt. Og hvis jitter variationer på måske helt ned til 1,5ps er hørbare - ja så er der god grund til at denne tråd fortsætter til side 120. 

Du har afgjort ret der kan gøres en del mere med hensyn til afkobling, jeg mener afgjort at sørens clock ser merer kompetent ud.

Ja vi bliver vist ikke færdige foreløbigt. Spændende om det kun bliver os to som kommer til at bygge clocken...det ville være synd(håber jeg).

Den præcision og hastighed vi arbejder med i denne tråd er jo af en helt anden verden end LCc1 og c2, men der er selvfølgeligt også sket meget siden og vi lærer også af andres udviklingsarbejde. Og LC clockerne var jo også billige (en xo3 virker dog relativ ekstrem billig i sammenligning med dem).

Jeg håber stadig at vores clock bliver billig...og suveræn god . 

Hvis man genbruger krystallet fra sin gamle cdspille, må en c1 kunne samles for under 30 kr. Det må da være ugens tilbud.

Ja men jeg ved ikke om den er arbejdet værd, når loddekolben alligevel skal varmes op kan det ligsågodt forsøges gjordt bedre...

Hej,

Jeg har slet ikke travlt. Det kunne godt være jeg for øvelsens skyld lavede en variant som Sørens clocktype og her genbrugte det gamle krystal i drevet - så det kunne laves for en 60-70 kr. Men det skulle bare være for at få lidt basal teknisk forståelse.

Jeg overvejer også pll mellem reciewer og konverter (de er direkte forbundne i min dac). Giver det mening at bruge pll på data-signalet ?

Mener du signalet inden det kommer ud fra drev?

Jeg var upræcist. Jeg ville vide om det giver mening at indsætte en pll på data pin fra recieweren cs8412 som går direkte til ADkonverteren. Og selvfølgeligt desuden en clock direkte på konverteren. (hedder det ikke MCK signalet ?)

Ok problemet ved en pll er at den ikke kan sættes på data signalet, signalet kommer ikke med en fast afstand mellem skiftene. Det er forskellen i fase mellem clock ind og clock ud pll bruger til regulere ud fra. 

Arg. jeg vidste jo godt hvordan pll en fungerede. Jer er lidt for hurtig på aftrækkeren. Kortslutning. Sorry.

Skiftene i datasignalet er bestemt efter om der skrives 0 eller 1, Jeg kan ikke lige huske hvad signalformen hedder..

Ovenstående lyder måske lidt underligt fordi der er jo en pll i receiverkredsen som kun har datasignalet at gå ud fra.. men her synchroniseres clocken med et sych signal i datastrømmen(så vidt jeg ved). 

Yeps.

Både ja og nej. Hvis vi kan lave dac'en så jitteren fra drevet bliver attenueret kraftigt så tror jeg ikke at det vil give den store effekt.

Det interessante, efter de kurver du har hevet frem tidligere så er performance fra en reciewer faktisk temmeligt påvirket af dens indput (her en cs8412). Men hvis der attenueres efter recieweren så begrænses denne effekt selvfølgeligt.

Ja receiveren att. ikke lavfrekvent jitter overhovedet. så det kan ske ved at indsætte pll efter receiver, man kunne her flytte delefrekvensen så der att ved en lavere frekvens.

Hvis vi kan få lavet en fornuftig løsning med stor jitter att. tror jeg at man med forden kan anvende den optiske udgang på drevet... 

Det er jeg stadig ikke overbevist om. Jeg kan godt se fordelen. Men ved konverteringen til optisk og tilbage igen, vil der uundgåeligt blive induceret lav frekvent jitter fra strømforsyningen, netop den er besværlig at attenuere sig ud af.

Jamen det har du helt ret i. Grunden til at jeg er tilhænger af den galviniske adskillelse er at jittergenereringen som kommer til at ske p.g.a. forurenede stelveje formodenltlig er sværere at komme af med i forhold til den intrisitte jitter genereret i konverteringen til optisk og tilbage. Nå men i første omgang tror jeg at vi skal gå efter den enkle løsning med coax forbindelse. 

Du har ret i at den er vanskelig at att. sig ud fra når der benyttes PLL. men hvis man helt hene ved DAC kan lave en clock som ikke er PLL styret vil man effektivt kunne att. lavfrekvent jitter væk.

Det forstår jeg ikke. Jitter på datastrømmen (data udgangspin), slår vel faktisk igennem i konverteren ?  Jeg er lidt forvirret. hmm.

Jo det gør den, men uanset hvad så vil der være variation af signalet fordi det indeholder data, dette medfører også jitter, så spørgsmålet er hvor stort problem lidt ekstra jitter på signalet er.

Jeg tror at vi kan nøjes med at bruge en pll. I dit tilfælde hvor der køres med forkellig clockfrekvens ville jeg lade drevet blive styret af en pll kontroleret clock, hvor styresignalet kommer fra DAC'en. på den måde kan man blive fri for PLL i DAC og derved effektivt filtrere lavfrekvent jitter væk som kommer tidligere(evt fra optisk overførsel).

Hmm. Det er jeg ikke sikker på jeg forstår.

Formålet med PLL er clocken bliver justeret ind i dac'en så frekvensen passer med den de bliver leveret med fra drevet.. Vi er vel enige om at det kun er jitter som er tilstede ved DAC(hvor det så end kommer fra) som er interessant ?

Hvis man nu siger at clocken vi leverer til DA konverteren er fast og ikke styres af pll så vil lavfrekvent jitter ikke slippe igennem direkte ligesom ved brug af pll.

Problemet ved at lave en fast clock i DAC er selvølgelig at det enten vil give over eller underun fordi frekvensen data leveres med er lidt forskellig p.g.a. de to crystallers drift m.m.

Ved at lave selve pll delen som undersøger om det er phase error i DAC'en kan man lade DAC clocken være fast og sende en højere/Lavere spænding til drev hvis der begynder at ske en faseforskydning af de to clockfrekvenser.

Bare sig til hvis jeg ikke har gjort mig forståelig så prøver jeg igen.. 

Kurt Kubik var inde på det tidligere i jitter diskutionen: lave flere galvanisk adskilte sektioner så de hver i sær kan optimeres uden at indfange støj eller overføre jitter imellem sig. Det kræver så optimalt at der også benyttes helt seperate forsyninger til hvert enkelt sektion...

Jeg synes det er en lidt grum løsning, alt den stund vi ikke ved hvor stor betydning jitteroverførsel gennem udenomsstøj har. Jeg tror det er skudt ved siden af - her i første omgang. Vi har store nok problemer med at behandle selve signalet bare nogenlunde jitterfrit.

Og så vil en galvanisk adskillelse f.eks. med optokoblere, jo også betyde endnu en intrincis jitter faktor i systemet. 

Jeg vil derimod holde fast i at vi ikke skal prøve at attenuere os ud af problemerne men i stedet fokusere på lavjitter/tilførsel konstruktion. En type tilførsel af jitter, f.eks. med optokoblere, vil jo også modulere sig med en anden form af jitter og så har vi endnu en ukendt jitterstruktur.

Jitter er jo en dynamisk størrelse. Musiksignalet (frekvens, niveau) påvirker jitterstrukturen. En måde at forestille sig det på vil være type figur vi har haft fremme sidst. Udvid den med hele musik frekvensområdet. Udvid den med forskellige signal niveauer. Afspil denne i tid med et stykke musik. Voila. Det er hele dette 4-5 dimensionale plan som vi skal indfange :)

Men vi har desværre endnu til gode at lave vores egen cdspille. Så kunne man gå lidt mere konsekvent til værks i stedet for de her lappeløsninger.

Løsningen er også mere tænkt som en komplet løsning når en CD-afspiller eller converter skal laves..

Hvorfor ikke gøre som nedenstående (jeg har de samme clock frekvenser) ? Giver tilførelsen af logikkreds (kender ikke typen), mere jitter end pll løsningen ?

 

quote:

Originally posted by Lars Clausen In this case your DAC runs 11.2896 MHz, so if your transport runs on 16.9344 MHz, you can (most probably) not sync the two units.

This one is easy. Run your master clock at 33.8688MHz. Divide by three for the DAC, divide by two for the transport.

?

Jammen det er meget interessant,- og jeg forstår din hensigt. Jeg kan bare ikke helt se hvordan det skal skrues sammen :) Jeg går desuden ud fra, at du mener at den jitter som vil blive tilført pga. brugen af 2 pll vil overstige problemerne med uens clock ? Jeg kan simpelt hen ikke se hvordan spændingsstyringen af pll en i drevet skal fungere når der er to forskellige frekvenser ?