Hvorfor ikke gøre som nedenstående (jeg har de samme clock frekvenser) ? Giver tilførelsen af logikkreds (kender ikke typen), mere jitter end pll løsningen ?

 

quote:

Originally posted by Lars Clausen In this case your DAC runs 11.2896 MHz, so if your transport runs on 16.9344 MHz, you can (most probably) not sync the two units.

This one is easy. Run your master clock at 33.8688MHz. Divide by three for the DAC, divide by two for the transport.

?

hej,

Angående pll, så har jeg set på nogle philips kredse:

http://www.semiconductors.philips.com/pip/74HCT4046A.html

Det er jo til at blive skør af, med alle de muligheder for jitter som en sådan kreds kan give :)

I hastighed kan den anvendes op til 17mhz. Jeg mindes en stigetid på 7ns.

Hvor skal jeg lede hvis jeg skal se lidt på kredse som kan dele signalet (mine 33.xxx /2/3) for at se hvilken performance jeg ca. ser ind i her ?

hej,

Angående pll, så har jeg set på nogle philips kredse:

http://www.semiconductors.philips.com/pip/74HCT4046A.html

Det er jo til at blive skør af, med alle de muligheder for jitter som en sådan kreds kan give :)

I hastighed kan den anvendes op til 17mhz. Jeg mindes en stigetid på 7ns.

Hvor skal jeg lede hvis jeg skal se lidt på kredse som kan dele signalet (mine 33.xxx /2/3) for at se hvilken performance jeg ca. ser ind i her ?

http://www.icst.com/products/audio.htm

Laver nogle audio clock kredse. Men stadig ligger jitter på omkring 200ps.

De kalder det low jitter kredse .

Lige en artikel der blandt andet vider hvordan man beregner jitter ud fra phase noise.

der er også nogle generelle regler til hvordan man undgår jitter i sit design.

Jeg har ikke læst det endnu men ser interessandt ud.

http://www.eedesign.com/design_library/da/pcb/OEG20030714S00 57

Angående deviders på micrel

så er der en tskew på 50 ps within device og 200 ps part to part. Er det tskew der er det afgørende mål for jitter ? Og hvad er forskellen på within device og part to part ?

Device skew er den maksimale tidsforskel mellem hvornår forkellige udgange går høj/lav så vidt jeg forstår. Device skew er så forkellen mellem to udgange på samme kreds, mens part to part er den maksimale forkel når forskellige kredse anvendes.

Se side 4

http://www.idt.com/docs/59910A_datasheet.pdf

Pll på micrel

Det ser da rimeligt ud med rise time på omkring de 300ps og output period jitter på typisk 15ps rms. (deres dobbelt pll)

Ja det er ikke så dårligt med 15ps maks jitter.

Du skrev tidligere at man kune dele 38mhz med 2 og 3 for at få de nødvendige frekvenser..

man kan vist ikke få nogen divider som deler med 3 så vi skal nok op på 76Mhz og dele med det dobbelte.

Igen pecl kreds :). Dvs. at hvis vi overhovedet kan finde en acceptabel ecp/pecl til ttl konverter, så bliver det en noget kompliceret konstruktion. Og jitterperformance vil være bestemt af det svageste led i kæden.

Hvorfor mener du den bliver kompliceret ? vi kan vel nøjes med clock med pecl udgang efterfulgt af konverter.

Ja det vil klart være svageste led som bestemmer performance. Så jeg er lidt i tvivl om det kan betale sig at starte med at køre pecl niveau. Det kan nemt blive ødelagt af eftefølgende konverterering

Så hellere køre ttl(hcmos...) fra starten og undgå konvertering.

Spørgsmålet er også, hvor nødvendigt det faktisk er at synkronisere mellem drev og dac. Bittab kontra jittertilførsel pga. ekstra kredse ?

Du mener at vi skal køre uden pll i DAC? så vil vi få lav jitter men vil få periodiske datatab p.g.a. manglene synchronisering mellem dac og drev. Jeg tror at det bliver meget hørbart evt. med små click i musikken.

Vi behøver ikke at have mange kredse, jeg tror løsningen med vcox i drev styret fra dac er en god løsning. der skal ikke stilles specielt store krav til vcox i drev.

Det er en rigtig, rigtig god artikkel, ved første hurtige gennemlæsning. Måske ikke helt for begyndere :),

Angående figuren ovenfor. Det er jo området under kurven der skaber jitter, jf. figuren nedenunder i artiklen. Er det så ikke også det område man kan kalde for phase noise ? Er der ikke byttet om ? Teoretisk idelt set burde kurven være en lodret streg :), eller så smal som muligt. Phase noise er vel afvigelsen fra det ideelle. Jeg kan godt se at det måles i -db, dvs. db under fo. Nå skie, meningen forstår jeg godt.

Kurven er god nok, og du har ret optimalt ville det være en lodret streg.

Hvis det var en lodret streg ville phase noise også være uendelig høj når man flytter sig fra midtpunkt.

Jeg kan godt se at den virker lidt forkert fordi phase noise bliver større når man bevæger sig væk fra centrum. men phase noise er dæmpning af støj så på den måde kommer det til at passe.

Der er mange rigtigt gode hint i konstruktionsdelen, selvom jeg slet ikke forstår det hele. Som jeg kan se det så er der muligheden for at køre dobbelt igennem kredsene/konstruktionen - pecl ?

Jep, Pecl kører vist altid balanceret(dobbelt).

"

Se billig køb af xo til audio frekvenser:

http://www.elfa.se/dk/

Samlet pris. < Kr. 45

Tak for svarene

man kan vist ikke få nogen divider som deler med 3 så vi skal nok op på 76Mhz og dele med det dobbelte.

Micrel har devider med 3. Den er selvfølgeligt mere kompliceret end 2 og 4. Dens jitterperformance er derefter. Måske vil 6 og 4 være bedre.

Det tror jeg. Husk at neddeling også deler crystallets phase noise, derved kan der måske spares lidt på crystallet. Det forudsætter at phase noise er det samme på 38 og 76 Mhz clock

Hvorfor mener du den bliver kompliceret ? vi kan vel nøjes med clock med pecl udgang efterfulgt af konverter.

Yeps. Så skal vi bare finde den gode konverter  De gode pll kredse er vel også pecl som jeg kunne se på micrel ? Dvs. konverteren så skal sidde efter pll.

Så hellere køre ttl(hcmos...) fra starten og undgå konvertering.

Der er nogle basale ting jeg er lidt usikker på. Den xo som Guido tent anvender, har vel mere en en ressonator (et almindeligt krystal) indbygget ? På http://www.piezotech.com er der nogle jittermæssigt kanon gode ocxo, vcxo mm (. Men jeg kan ikke se stige/falder tiderne. Er det "ren" sinuskurve de gennererer ?

Jeg tror guido bruger en vxco med hcmos output. men den er ikke så dyr i forhold til ydelsen 25$.

Der er både rene sinus typer og hcmos typer desværre er der ikke specificeret stigetider.

Jeg spørger fordi det på en måde er lidt knald i låget at koble en comparator efter et simpelt ressonator krystal. Vi bruger jo slet ikke comparatorens funktioner. Jeg kan da godt se at f.eks. ad siger at nogle af deres comparator kan bruges til clock generering, men er den primære funktion for en comparator ikke at oprette et signal.

Ja hvis vi kan få et krystal som giver firkant ud med lavt jitter mener jeg også at det vil være at foretrække fremfor sinus ud og derefter konvetere til firkant.

Hvis begrænsningen i lyttemæssig sammenhæng er problemet med den lavfrekvente jitter vil det at koble en comparator efter et krystal selvfølgeligt ikke være optimalt. På den måde virker guido tent clock mere overbevisende. Han påstår i øvrigt på diyaudio at hans clock har en jitter på under 3ps rms 3- sigma.

http://www.diyaudio.com/forums/showthread.php?s=733a56a8ce3d 0749e3bef577c528f751&postid=283438#post283438

En comperator tilfører kun jitter så hvis den kan undgåes synes jeg det vil være optimalt. Ja imponerende data fra guido. Lavfrekvent jitter er tilgængæld ikke ligeså hørbart som højfrekvent så vores tolerencer kan godt være lidt større i lavfrekvent området.

Jeg tror at det bliver meget hørbart evt. med små click i musikken.

hmm. LC anbefaler jo at man først installerer clocken i dacen. Den statiske variation på krystallerne er jo enormt lille. Han anvender 25ppm krystaller idag hvor det for år tilbage var 5ppm.

Ok det var jeg ikke klar over, måske har jeg overset noget her. Jeg troede at clocken i dac skulle være styret af pll. Det er Lc ikke vel ?

Vi behøver ikke at have mange kredse, jeg tror løsningen med vcox i drev styret fra dac er en god løsning. der skal ikke stilles specielt store krav til vcox i drev.

Hmm. Ja, teoretisk burde det være det bedste.  Hvis vi kan lave vores egen udgang på drevet ala. guido tent, ville det sikkert også være godt. Signalet bliver jo forurenet af alt muligt skidt inden det forlader drevet.

Ja men det kan man nemt filtrere væk igen signalet her er lavfrekvent så der skal bare en ordentlig afkobling på henne i drevet.

VH