kramer71 skrev: Ift. jitter tror jeg ikke på brugen af en ad1896. Jeg mangler at se noget dokumentation. Nej da jeg vil heller ikke bruge en sample rate konverter.. I det hele taget synes jeg ikke specielt om designet hvorfor bruger man ikke ocxo direkte på dac. og så indfører man jitter ved at lave galvanisk adskillelse...lige inden da konverter. Jeg ved godt jeg selv er lidt fortaler for galvanisk adskillelse men så skal clocken styres præcist efter den galvaninske adskillelse. Hvad sker der med den lavfrekvente jitter ? Hvad er intrincis jitter ? Hvad er ulempen ift. at lade clocken styre dacen direkte ? - jeg kan se mange. Jeg kan kun give dig ret, jeg kan ikke forstå du siger du ikke har forstand på elektronik ? Det var mest for "sjov" at jeg sendte linket men der er interesant at se hvilke løsninger andre har, men at misbruge så fint et crystal det er da synd.. OCXO siden var desværre ikke færdig endnu. Piezotech.com havde i øvrigt en dobbelt ovn clock, med noge ekstreme data. he-he. Jeg vil gætte på en pris på mange tusinde. Ja, dobbelt ovn jeg får det helt skidt ved at tænke på prisen.

__________________
Mvh Lennart

Nyt DIY system under opbygning...

Hvordan kan neddeling nedbringe phasenoise ? Jeg kan godt se at neddeling fra 24mhz krystal til 12mhz giver det halve phasenoise, (hvert andet skift springes over) ? Er jitterpåvirkningen ikke "ens" med neddeling fra 24mhz krystal ift. 12mhz krystal (alt andet lige)?

En comperator tilfører kun jitter så hvis den kan undgåes synes jeg det vil være optimalt. Ja imponerende data fra guido. Lavfrekvent jitter er tilgængæld ikke ligeså hørbart som højfrekvent så vores tolerencer kan godt være lidt større i lavfrekvent området.

Hmm. Det kommer vel an på, hvordan konverteren tager clocken ind ? Vi er enige i at den højfrekvente, hvis den smutter igennem dac indgangen, påvirker lyden mest. Men det tror jeg ikke at den gør i så høj grad (jf de tidligere bemærkninger om kodensator styring af clocken). Det er den lavfrekvente som drøner direkte i konverteringen. Guide Tent ved hvilke frekvenser der betyder noget, men han vil ikke ud med sproget den bavian.

"Buy a decent VCXO. Build a good power supply and clock your CDP using the VCXO and apply "noise" signals to the control port to find out what is detectable.

Recalculate the noise towards jitter, and do some experiments with the "noise" (real noise, single sine waves etc) and you will be amazed..........
"

http://www.diyaudio.com/forums/showthread.php?s=4710159963e7 004266f934830273edbf&threadid=22269&perpage=15&p agenumber=15

Noter i denne tråd at Guido Tent anbafaler at lade alle digitalindgange til en pcm63 være clockstyret !. Jeg tror han har ret.

LC anbefaler at lade clocken styre konverteren direkte ! Jeg vil se om der ikke er indbygget pll i konverteren, men det kan da vel ikke være meget anderledes. hmm.

Jeg vil kikke efter vcxo med hcmos output. Det kan være det er sagen.

Stigetiderne på de billige hcmos fra Elfa jeg viste tidligere havde 10ns stigetid. Ikke imponerende, men hvad jitter er, var der selvfølgeligt intet om :),

Tak for din ros - angående min elektronik viden. Det går nu også fremad. Du kan tage din del af æren.

-----------------------------------------------------------

Jeg overvejer om jeg ikke til at starte med skal bygge en meget billig clock her til at starte med. Evt. med de xo audio typer elfa havde + lidt komponenter fra elfa/lavpris.dk/andre. Det kribler lidt for at prøve det af. Også for lyttemæssigt af afprøve nogle ting og blive klogere til design af high-end clocken.

En andet ting er om der ikke også vil være bred interesse for en byg-let enkel clock som i materiale pris ville kunne bygges for 60-70 kr (+ fragt). Det kunne da blive et hit. Det ville matche overskriften på denne tråd vco4all. Kvalitetsmæssigt ville clocken jo stadig være klasser bedre end det, der sidder i cdafspillere til 10000 kr.

Hvad siger du til det, vil du være med på dette midvejs step, evt. på sidelinjen som coach ?

Hvad bruger man af programmer når man laver layout(skema), evt. printlayout. Har du kendskab til noget - gratis ?

Er der steder på nettet, hvor jeg kan læse lidt elektronik for begyndere - jeg har rigtigt mange huller i min basale viden ?

Ang. testopstilling og printlayout:

Jeg vil foreslå, at du/I får fat i Elektor Electronics 7/8 2003. Heri beskriver de, hvordan man kan lave lette testopstillinger til HF-kredsløb. Det går ud på, at man har en printplade, der har - eller kan få - en ren kobberoverflade. Man laver så små strimler og/eller firkanter til at montere ovenpå printpladen til at montere komponenter på. Printpladen danner så nullen/jord/stel og skærm. Man kan så også fræse "kanaler" til at isolere forsyningsspændinger og signalveje.

I artiklen er der også råd om HF og hvad man skal tage hensyn til. Og det er bl.a. korte signalveje og godt med afkobling.

Jeg har ikke prøvet det selv, men det ser rigtigt godt ud.

__________________
MVH, Bo

Hørt på P3: "Kan du ikke forstå konsekvensen af at trykke enter?"

Hej.

Jeg smider lige et par link:

http://www.ultranalog.com/arhus/2001/jitter_sd.pdf

Interessant er her at man ikke kan bruge opamp til output driver..

Jitter reducering af clock med switched capacitor skaber hf støj som ødelægger perfomance på konverter.

http://www.eecg.toronto.edu/~kphang/papers/2002/tcaldwell_ov ersampled.pdf

Har ikke læst den endnu men er evt. interessant.

Hvis i finder nogle link som ser spændende ud, så bare læg dem ind selvom i ikke er helt sikker på indholdet er godt nok. eller skaber det for meget stø i denne tråd?

Jeg vender tilbage senere med besvarelse på indlæg.

 

 

 

__________________
Mvh Lennart

Nyt DIY system under opbygning...

kramer71 skrev: Hvordan kan neddeling nedbringe phasenoise ? Jeg kan godt se at neddeling fra 24mhz krystal til 12mhz giver det halve phasenoise, (hvert andet skift springes over) ? Er jitterpåvirkningen ikke "ens" med neddeling fra 24mhz krystal ift. 12mhz krystal (alt andet lige)? Jeg forstår ikke helt hvad du skriver, du kan godt se at man deler phasenoise med 2, mere giver neddelingen ikke. Om jitter alt andet lige er det samme ? jo måske er den grundlæggende jitter lavere i en 12Mhz crystal lavere end i et 24Mhz. Jeg ved det ikke.  En comperator tilfører kun jitter så hvis den kan undgåes synes jeg det vil være optimalt. Ja imponerende data fra guido. Lavfrekvent jitter er tilgængæld ikke ligeså hørbart som højfrekvent så vores tolerencer kan godt være lidt større i lavfrekvent området. Hmm. Det kommer vel an på, hvordan konverteren tager clocken ind ? Vi er enige i at den højfrekvente, hvis den smutter igennem dac indgangen, påvirker lyden mest. Men det tror jeg ikke at den gør i så høj grad (jf de tidligere bemærkninger om kodensator styring af clocken). Det er den lavfrekvente som drøner direkte i konverteringen. Guide Tent ved hvilke frekvenser der betyder noget, men han vil ikke ud med sproget den bavian. Ok så er jeg helt med man skal selvfølgelig tage højde for hvilken jitter der bliver reduceret i D/A. Ja Guido måtte gerne dele sine erfaringer ud. men måske kan vi lave samme stunt..det er jo rimeligt simpelt. Det er nok vejen frem for virkelig at kunne få en høj ydelse. Jeg må sige at jeg tager hatten af for Guido både priserne og grundigheden(kvaliteten) han går tilværks med er fremragende.  "Buy a decent VCXO. Build a good power supply and clock your CDP using the VCXO and apply "noise" signals to the control port to find out what is detectable. Recalculate the noise towards jitter, and do some experiments with the "noise" (real noise, single sine waves etc) and you will be amazed.......... " http://www.diyaudio.com/forums/showthread.php?s=4710159963e7 004266f934830273edbf&threadid=22269&perpage=15&p agenumber=15   Noter i denne tråd at Guido Tent anbafaler at lade alle digitalindgange til en pcm63 være clockstyret !. Jeg tror han har ret. Interessant, indgrebet bliver lidt større men skal kraftigt overvejes når en komplet dac skal bygges.  LC anbefaler at lade clocken styre konverteren direkte ! Jeg vil se om der ikke er indbygget pll i konverteren, men det kan da vel ikke være meget anderledes. hmm. Eller er der en sample rate konverter ? hvis der er en ikke pll clock i DAC skulle det ikke være noget problem at erstatte den med LC's Jeg vil kikke efter vcxo med hcmos output. Det kan være det er sagen. Ja så kan vi også efterprøve jittervirkningen som Guido. Stigetiderne på de billige hcmos fra Elfa jeg viste tidligere havde 10ns stigetid. Ikke imponerende, men hvad jitter er, var der selvfølgeligt intet om :), Ja informationen er meget sparsom så derfor føler jeg ikke at der er nogen garanti for at den er bedre end den som sidder i afspilleren i forvejen. Tak for din ros - angående min elektronik viden. Det går nu også fremad. Du kan tage din del af æren. Jeg lærer også meget af dine indlæg så bliv endelig ved med at stille spørgsmål. ----------------------------------------------------------- Jeg overvejer om jeg ikke til at starte med skal bygge en meget billig clock her til at starte med. Evt. med de xo audio typer elfa havde + lidt komponenter fra elfa/lavpris.dk/andre. Det kribler lidt for at prøve det af. Også for lyttemæssigt af afprøve nogle ting og blive klogere til design af high-end clocken. Ja der er sikkert mange praktiske problemer man kan gøre sig så man har lidt ekstra erfaring når den "rigtige" clock skal bygges. En andet ting er om der ikke også vil være bred interesse for en byg-let enkel clock som i materiale pris ville kunne bygges for 60-70 kr (+ fragt). Det kunne da blive et hit. Det ville matche overskriften på denne tråd vco4all. Kvalitetsmæssigt ville clocken jo stadig være klasser bedre end det, der sidder i cdafspillere til 10000 kr. Jeg vil sige at man nok lige skal checke hvad der sidder i ens afspiller, måske har man en hvor der er gjort lidt ud af clocken.- Men generelt tror jeg at kvaliteten kan hæves på mange produkter selv med denne billige løsning. Men vi skal have fat i en clock med et ordentligt datablad så vi ved hvad vi arbejder med. Hvad siger du til det, vil du være med på dette midvejs step, evt. på sidelinjen som coach ? Gerne. Tiden må vise om jeg i denne omgang får tid til aktivt at være med. Men det kunne være skægt/erfaringsrigt. Hvad bruger man af programmer når man laver layout(skema), evt. printlayout. Har du kendskab til noget - gratis ? Ikke umiddelbart, men jeg mener at der var en tråd her på et tidspunkt hvor nogle programmer blev nævnt. Ellers tror jeg at det er nemt at finde en prøveversion af et profesionelt tool, hvor der evt er lagt begrænsninger på hvor mange komponenter der kan bruges. Er der steder på nettet, hvor jeg kan læse lidt elektronik for begyndere - jeg har rigtigt mange huller i min basale viden ? Måske kan du finde noget på dit lokale bibliotek. jeg mener at  bogen Elektronik ståbi er en god begynderbog, men kan ikke helt huske den. ellers må du prøve at surfe på internettet, jeg har desværre ikke nogen forslag til sider. Ellers tror jeg at jeg har nogle gamle hæfter/bøger med helt basal viden fra min tid på teknisk skole, dem kan du låne/få hvis du er interesseret(og jeg kan finde dem).

__________________
Mvh Lennart

Nyt DIY system under opbygning...

boholm skrev: Ang. testopstilling og printlayout: Jeg vil foreslå, at du/I får fat i Elektor Electronics 7/8 2003. Heri beskriver de, hvordan man kan lave lette testopstillinger til HF-kredsløb. Det går ud på, at man har en printplade, der har - eller kan få - en ren kobberoverflade. Man laver så små strimler og/eller firkanter til at montere ovenpå printpladen til at montere komponenter på. Printpladen danner så nullen/jord/stel og skærm. Man kan så også fræse "kanaler" til at isolere forsyningsspændinger og signalveje. I artiklen er der også råd om HF og hvad man skal tage hensyn til. Og det er bl.a. korte signalveje og godt med afkobling. Jeg har ikke prøvet det selv, men det ser rigtigt godt ud.

Tak for tippet, jeg vil prøve at se om de har den på biblioteket næste gang jeg kommer forbi.

__________________
Mvh Lennart

Nyt DIY system under opbygning...

LGrau skrev: Hej. Jeg smider lige et par link: http://www.ultranalog.com/arhus/2001/jitter_sd.pdf Interessant er her at man ikke kan bruge opamp til output driver.. Jitter reducering af clock med switched capacitor skaber hf støj som ødelægger perfomance på konverter. http://www.eecg.toronto.edu/~kphang/papers/2002/tcaldwell_ov ersampled.pdf Har ikke læst den endnu men er evt. interessant. Hvis i finder nogle link som ser spændende ud, så bare læg dem ind selvom i ikke er helt sikker på indholdet er godt nok. eller skaber det for meget stø i denne tråd? Jeg vender tilbage senere med besvarelse på indlæg.

Som jeg ser det skal vi indgå et kompromis med hensyn til clock og data signaler.

Hurtige skift giver lille jitter men tilgengæld meget støj i kredse

Langsomme skift giver høj jitter hvis nivauet hvor der clockes ikke er helt konstant(det kan aldrig lade sig gøre at holde niveauet konstant.). Tilgengæld indstråles mindre støj i konverter.

Kompromiset må vel blive et signal uden skarpe kanter. Men omkring triggerniveauet skal stigetiden helst gå mod uendelig.

 

__________________
Mvh Lennart

Nyt DIY system under opbygning...

Tak for linkene.

[QUOTE=LGrau]

http://www.ultranalog.com/arhus/2001/jitter_sd.pdf

Interessant er her at man ikke kan bruge opamp til output driver..

Ja. De skarpe kanter på signalet skaber problemer for opampen. Jeg har de sidste måneder spekuleret på hvorfor der ikke bruges rør i højere grad til filtrering og forstærkning. Men markedet er selvfølgeligt forsvindende lille og det ville give en grotesk dyr konstruktion at bygge rør og dac mere direkte sammen.

Men det siger selvfølgeligt også noget om, hvor omhyggelig man skal være med afkoblingen af opampen.

Jitter reducering af clock med switched capacitor skaber hf støj som ødelægger perfomance på konverter.

Jeg synes lidt det virker som en ung ingeniør knallert på ultraanalog, der lige har lavet en frisk ppt præsentation. Det virker ikke speciet gennemtænkt.

Jeg er lidt træt af den der med at sigmadelta er mere følsomme for jitter en de diskrete. Hvor er dokumentationen ? Baggrunden er en meget letkøbt matematik for begyndere. Bla. bla den kører 2,8mhz derfor er den mere følsom for jitter bla bla. Det kan godt være det er rigtigt, men både den gode argumentation og dokumentationen mangler.

Den der med at køre på DAC7 konverteren var endda meget letkøbt. Digitalt set er det en kanon konverter, problemet er bare at en, sikkert også ung ingeniør knallert :), har udstyret den med en elendig analog udgangsdel (som alle andre 1bit). Den analoge del af konverteren er det svage led. Derfor lydder en dac7 ikke godt.

At swithed capacitor ikke er en god løsning hænger ikke sammen med hf støj (der er mange andre problemer ved løsningen), men at det grundlæggende er en analog løsning på en digitalt problem og at det er dyrt at producere denne type teknologi ind i en konverter. Derfor stryger det væk - det er for dyrt.

Jeg synes hele præsentationen lugter af en fokus på højfrekvens jitter, og ikke jitter over det brede frekvensområde.

Men han mindene mig trods alt om at manglende symmetri på flankerne giver symbol interferens. Det lærdom havde jeg faktisk svedt ud.

http://www.eecg.toronto.edu/~kphang/papers/2002/tcaldwell_ov ersampled.pdf

Det er lidt svær læsning, endda selvom jeg springer alt matematik over.

Men det understreger at der ikke er lette løsninger på problemet. Egentlig burde der være justeringsmuligeder for at skabe den rette balance i forhold til resten af den konstruktion som konverteren indgår i. For at det skulle være perfekt skulle justeringsmulighederne håndlaves til den enkelte dac/ cdafspiller, da den samme type kredse endda har forskellig intrincis jitter.

------------------------------------------

Ift. afkobling

Jeg sveder lige lidt over mange af de lækre kondensatorer (bl.a. os-con)/ tantaltyper som elfa forhandler. Bl.a. nogle forholdsvis kompakte tantaler, hvor der er bygget en ordenligt stak celler sammen i parallel. (61 kr. eks. moms stk. :). Savle.

Jeg skal love for at der er sager til en high-end clock. Der er gode muligheder for at lægge hovedet på bordet og bare hive pungen op af lommen;

Jeg ved bare ikke hvordan pengene skal prioriteres ?

Jeg tror at det er fundamentalt, at man primært betragter støj i clocken som et problem der primært opstår, når der ikke kan leveres tilstrækkeligt energi i skifteøjeblikket. Det må være fokus for vores design. (jeg får helt lyst til at ændre på afkoblingen af min dac :) Strømtrækket er, som Søren har gjort opmærksom på, 20-30 mA/ns ! ved skiftene. Slam. Det for en til at vurdere om afkoblingen ikke er vigtigere end xoen set ift. en cost/benefit betragtning.

Så er der gode phase noise xo:

http://www.wenzel.com/oscillators.html

Størrelsen er dog helt urimelig og priserne sikkert derefter. Det virker ikke helt folkelig...

men så er der gode tips til bygning af lavstøjs kredsløb

http://www.wenzel.com/pdffiles/xtalosc.pdf

 

Eller hvad med dem her:

http://www.sigcon.com/pubsChron.htm

Jeg har ikke læst dem alle sammen

Men den her ser interessant ud: (få jitter 20db ned ved at bruge scarmbler før pll)

http://www.sigcon.com/Pubs/edn/jitterfreeclocks.htm

 

LCXO/2 er oppe:

http://www.diyaudio.com/forums/showthread.php?s=63aed09fe493 e3002934046e0d8aae6c&threadid=24059&pagenumber=3

 

OK. Jeg skal lige teste om jeg nogenlunde kan skelne mellem c1/2 og XO1/2.

Grundlæggende er de ens, med brug af krystal (simpel ressonator) og logikkreds.

I c1 forstærkes (styres reguleres?) signalet fra krystal med 2 transer inden det går i logikkreds ?

I xo er denne forstærkning/styring der ikke, men der er duty cycle justering på signalet inden det går i komparator. Strømforsyningen er kompliceret hvor krystal og logikkreds bl.a. har deres egen strømforsyningsdel.

Jeg forstår ikke afkoblingen af logikkredsen. Hvorfor er er der ikke tantal eller eks. kondensator type som oscon sa-sc type - er det fordi der køres med aktiv strømforsyning frem for passiv afkobling ?

Lige et ekstra spørgsmål. Sådan en elektrolyt kondensator som Oscon sa-sc type giver det nogle ulemper hvis der parallelkobles flere typer for at sænke impedansen ved passiv afkobling på logikkreds/oscillator? Jeg spørger fordi jeg kan se at der er tantaltyper hvor der eks. var sat 10celler sammen i parallel (den til 75 kr stk) ? - og hvad med ESR - skal den være så lav som muligt? Kan jeg bruge data ved 100khz til noget ?

kramer71 skrev: OK. Jeg skal lige teste om jeg nogenlunde kan skelne mellem c1/2 og XO1/2. Grundlæggende er de ens, med brug af krystal (simpel ressonator) og logikkreds. Ja. I c1 forstærkes (styres reguleres?) signalet fra krystal med 2 transer inden det går i logikkreds ? Transistor T3 virker som buffer(ingen forstærkning), mens T2 gerererer svingningen.  I xo er denne forstærkning/styring der ikke, men der er duty cycle justering på signalet inden det går i komparator. Strømforsyningen er kompliceret hvor krystal og logikkreds bl.a. har deres egen strømforsyningsdel. Ja her er seperate forsyninger. signalet "tappes" også anderledes fra oscilatoren, jeg ved ikke helt hvordan oscillatoren virker så jeg kan ikke vurdere om dette er bedre. Jeg forstår ikke afkoblingen af logikkredsen. Hvorfor er er der ikke tantal eller eks. kondensator type som oscon sa-sc type - er det fordi der køres med aktiv strømforsyning frem for passiv afkobling ? Jeg kan ikke se nogen grund til at der ikke er brugt afkobling med en tantal eller andet direkte ved logikkredsen, jittermæssigt er det helt ude i skoven.. Clockniveauet vil ændre sig og generere jitter. om man kører aktivt eller passivt gør ikke nogen forskel på om man skal bruge hurtig lokal afkobling. forsyningen er halvejs passiv, der sendes en konstant strøm gennem zenerdioder, hvis der trækkes strøm fra logikkredsen løber der mindre strøm gennem zenerdioden og spæningen vil falde lidt. Lige et ekstra spørgsmål. Sådan en elektrolyt kondensator som Oscon sa-sc type giver det nogle ulemper hvis der parallelkobles flere typer for at sænke impedansen ved passiv afkobling på logikkreds/oscillator? Jeg spørger fordi jeg kan se at der er tantaltyper hvor der eks. var sat 10celler sammen i parallel (den til 75 kr stk) ? - og hvad med ESR - skal den være så lav som muligt? Kan jeg bruge data ved 100khz til noget ? Det giver ingen ulemper at parallelkoble med flere typer kun fordele, tantalen du har fundet lyder yderst interessant bortset fra prisen.

__________________
Mvh Lennart

Nyt DIY system under opbygning...

Ift. afkobling

Jeg tror at det er fundamentalt, at man primært betragter støj i clocken som et problem der primært opstår, når der ikke kan leveres tilstrækkeligt energi i skifteøjeblikket. Det må være fokus for vores design. (jeg får helt lyst til at ændre på afkoblingen af min dac :) Strømtrækket er, som Søren har gjort opmærksom på, 20-30 mA/ns ! ved skiftene. Slam. Det for en til at vurdere om afkoblingen ikke er vigtigere end xoen set ift. en cost/benefit betragtning.

Jeg tror cost benefit er meget høj når vi snakker afkobling. Men det er heldigvis rimeligt nemt at måle om man har en fornuftig afkobling. man kan blot måle ac niveauet med oscilloscop på forsyningsbenet på konverteren. man skal så huske at måle fra analog stel.

Jeg ved ikke hvor meget der er gjort ud af stelbanerne i normale hifi produkter. Hvis stellen ikke er lavet korrekt hjælper en god afkobling ikke helt så meget, fordi der stadig er spændingsfald på stelledningen. Men igen er det muligt at måle sig frem til hvor problemerne ligger. 

__________________
Mvh Lennart

Nyt DIY system under opbygning...

Ja stelføringen må være ekstrem vigtig, og også løbestrømme omkring oscillatoren. + crostalk, ground bounce, for meget støj på strømforsyningen etc. :)

Jeg fatter ikke meget af de clocks lc har lavet, + meget andet dac cd design. Det virker som om det ikke er designet til HF. Hvem kan bruge et hangarskib hvis det er på den forkerte halvdel af kloden,- det kan kun imponere uvidende.

Her er lidt om tendensen mod lav esr i kondensatorer og baggrunden:

http://www.low-esr.com/LowESR_Trends_QT.pdf

Og så lige en let formel:

Efter ohms lov:

I = P/V

afledt:

V = I x R ... Ripple voltage = Current X ESR

ahh. dejligt at kunne følge med

parallelkobling af kond. giver selvfølgeligt halve esr.

Der kan være problemer med ringing mellem kondensatorer, men denne faktor anses ikke for at være af så stor betydning:

"To build a robust power system, we need many different valued
> > capacitors in parallel. The list probably includes some 100nF, 10nF,
> > 4.7nF, 3.3nF, 2.2nF, 1.5nF, 1nF, 820pF, 680pF, 470pF, as well as bulk
> > capacitors. Each capacitor value resonantes and presents a minimum
> > impedance to the power distribution system at a different frequency.
> >
> > To calculate the number of each value to put in parallel, we have to
> > know the ESR. Then it is just a simple matter of putting enoungh
> > capacitors of each value in parallel to reach down to a target
> > impedance. We might end up with 100 capcitors in parallel, some of
> > each value. The impdeance over frequency becomes flat and resisitive
> > in phase. It is quite practical to have a flat 10 mOhm impedance out
> > to 100 MHz or more with 100 capacitors. The phase of the parallel
> > impedances does not deviate very far from being resistive.
> >
> > You can hit that power system with any clock pulse or any conceivable
> > current load waveform and see noise similar to what you would see with
> > an ideal voltage source with a 10 mOhm series resistor. It is very
> > difficult to predict the load waveform that customer code is going to
> > cause the uP and ASICs to draw from the power system. Therefore, we
> > want to have a flat impedance across a broad frequency range.
> >
> > This makes an almost ideal supply. If your system needs a 5 mOhm
> > supply, just double the number of capacitors (...or halve the ESR of
> > the capcitors you already have...). There is no voltage ringing in the
> > overall system because of the flat impedance profile.
> >
> > There is however tremendous current ringing back and forth between
> > capacitors. We have not seen an EMI problem from this. In fact, the
> > EMI performance of the systems that we have built from this methodolgy
> > have always shown an EMI improvement. It seems that power planes with
> > bouncing voltages are more harmful than power planes that redistribute
> > a lot of current.
"

Og lidt ekstra at blive klog på:

Three factors will dominate the impedance between

power and ground:

• At low frequencies, the inductance of power

distribution wiring dominates.

• At middle frequencies, the impedance of a boardlevel

bypass capacitor dominates.

• At high frequencies, the impedance of a

distributed capacitor array dominates.

http://www.whiteedc.com/pdf/Decoupl_Hi.pdf

------------------------------------------------------------ ---------------

Lige et sidespring. Jeg overvejer om jeg skal placere en lille kobberplade oven på min konverter (stor ikke smd type) +ditto reciewer og lade den føre til stel (både på kres + centralt på print hvor andre stel er placeret). Denne kobberplade kunne fungere som stel for afkobling af konverter og dac. Mellem plade og chip kunne være et tyndt lag bluetack+ en klump ovenpå. Giver det mening ?

kramer71 skrev: Ja stelføringen må være ekstrem vigtig, og også løbestrømme omkring oscillatoren. + crostalk, ground bounce, for meget støj på strømforsyningen etc. :) Jeg fatter ikke meget af de clocks lc har lavet, + meget andet dac cd design. Det virker som om det ikke er designet til HF. Hvem kan bruge et hangarskib hvis det er på den forkerte halvdel af kloden,- det kan kun imponere uvidende. Her er lidt om tendensen mod lav esr i kondensatorer og baggrunden: http://www.low-esr.com/LowESR_Trends_QT.pdf Og så lige en let formel: Efter ohms lov: I = P/V afledt: V = I x R ... Ripple voltage = Current X ESR ahh. dejligt at kunne følge med parallelkobling af kond. giver selvfølgeligt halve esr. Der kan være problemer med ringing mellem kondensatorer, men denne faktor anses ikke for at være af så stor betydning: "To build a robust power system, we need many different valued > > capacitors in parallel. The list probably includes some 100nF, 10nF, > > 4.7nF, 3.3nF, 2.2nF, 1.5nF, 1nF, 820pF, 680pF, 470pF, as well as bulk > > capacitors. Each capacitor value resonantes and presents a minimum > > impedance to the power distribution system at a different frequency. > > > > To calculate the number of each value to put in parallel, we have to > > know the ESR. Then it is just a simple matter of putting enoungh > > capacitors of each value in parallel to reach down to a target > > impedance. We might end up with 100 capcitors in parallel, some of > > each value. The impdeance over frequency becomes flat and resisitive > > in phase. It is quite practical to have a flat 10 mOhm impedance out > > to 100 MHz or more with 100 capacitors. The phase of the parallel > > impedances does not deviate very far from being resistive. > > > > You can hit that power system with any clock pulse or any conceivable > > current load waveform and see noise similar to what you would see with > > an ideal voltage source with a 10 mOhm series resistor. It is very > > difficult to predict the load waveform that customer code is going to > > cause the uP and ASICs to draw from the power system. Therefore, we > > want to have a flat impedance across a broad frequency range. > > > > This makes an almost ideal supply. If your system needs a 5 mOhm > > supply, just double the number of capacitors (...or halve the ESR of > > the capcitors you already have...). There is no voltage ringing in the > > overall system because of the flat impedance profile. > > > > There is however tremendous current ringing back and forth between > > capacitors. We have not seen an EMI problem from this. In fact, the > > EMI performance of the systems that we have built from this methodolgy > > have always shown an EMI improvement. It seems that power planes with > > bouncing voltages are more harmful than power planes that redistribute > > a lot of current. " Og lidt ekstra at blive klog på: Three factors will dominate the impedance between power and ground: • At low frequencies, the inductance of power distribution wiring dominates. • At middle frequencies, the impedance of a boardlevel bypass capacitor dominates. • At high frequencies, the impedance of a distributed capacitor array dominates. http://www.whiteedc.com/pdf/Decoupl_Hi.pdf ------------------------------------------------------------ --------------- Lige et sidespring. Jeg overvejer om jeg skal placere en lille kobberplade oven på min konverter (stor ikke smd type) +ditto reciewer og lade den føre til stel (både på kres + centralt på print hvor andre stel er placeret). Denne kobberplade kunne fungere som stel for afkobling af konverter og dac. Mellem plade og chip kunne være et tyndt lag bluetack+ en klump ovenpå. Giver det mening ?

Hej Kramer

Tak for linkene. Der er mange emner at tage fat på.. men afkobling er bestemt et af de vigtigste, uden fornuftig stelføring/afkobling er der ingen grund til at købe et low noise oscillator.

Med hensyn til dit spørgsmål med kobberplade på konverter :

Det lyder som en fornuftig ide, det man skal være opmærksom på her er hvor stort tab der er i ledningen op til kobberpladen. Du skriver at du vil føre den både til lokalt stel samt et fælles stel, her er jeg lidt i tvivl.. det burde kunne give et mere rent lokalt stel..

Jeg er lidt i tvivl om det er en plade per kreds eller en samlet plade du vil anvende ? det bedste vil være en plade per kreds som så e forbundet i et fælles stelpunkt, på den måde er der ingen "overhøring" gennem stel mellem de to kredse.

Hvis det skulle laves optimalt vil jeg mene at du skal afbryde den eksisterende forbindelse og kun lade pladerne gå til et fælles stjernestel..men det er selvfølgelig et lidt større indgreb.

Kobberpladen vil så også skærme for udstråling fra kredsene så det er også en fordel.     

hvad er bluetack ? er det en form for dæmpende materiale ?

__________________
Mvh Lennart

Nyt DIY system under opbygning...

Det lyder som en fornuftig ide, det man skal være opmærksom på her er hvor stort tab der er i ledningen op til kobberpladen. Du skriver at du vil føre den både til lokalt stel samt et fælles stel, her er jeg lidt i tvivl.. det burde kunne give et mere rent lokalt stel..

hmm.  Jeg vil anvende to plader. Sternestel må jeg lige kikke på...

Bluetack  er sådan noget dæmpemateriale der også bruges til at sætte kuglepenne fast på køleskabet etc. (godt trick når jeg skal overbevise konen om at det er meget nødvendigt at købe :)

Kobberpladen vil så også skærme for udstråling fra kredsene så det er også en fordel.

Netop. Den har jo mange fordele. Jeg har set fidusen i en gammel holfi ida konverter :)

kramer71 skrev: Eller hvad med dem her: http://www.sigcon.com/pubsChron.htm Jeg har ikke læst dem alle sammen Men den her ser interessant ud: (få jitter 20db ned ved at bruge scarmbler før pll) http://www.sigcon.com/Pubs/edn/jitterfreeclocks.htm Det er vel mere eller mindre metoden som benyttes i Altmanns JISCO scrambler. lyder udmærket men jeg tror vi skal holde vores design så simpelt som muligt. Der er mange artikler at læse må lige se hvornår jeg får tid til at kigge på dem.

__________________
Mvh Lennart

Nyt DIY system under opbygning...

LGrau skrev: Som jeg ser det skal vi indgå et kompromis med hensyn til clock og data signaler. Hurtige skift giver lille jitter men tilgengæld meget støj i kredse Langsomme skift giver høj jitter hvis nivauet hvor der clockes ikke er helt konstant(det kan aldrig lade sig gøre at holde niveauet konstant.). Tilgengæld indstråles mindre støj i konverter. Kompromiset må vel blive et signal uden skarpe kanter. Men omkring triggerniveauet skal stigetiden helst gå mod uendelig.

Hvad siger du til ovenstående. Jitter kontra hf støj.. hvad har mon mest negativ betydning.

Måske skal man prøve at lave en clock hvor stejlheden kan justeres, derved kan den optimeres til de enkelte konvertere.

Der bliver vist en del lærerige forsøg som kan laves. 

__________________
Mvh Lennart

Nyt DIY system under opbygning...

LGrau skrev: [QUOTE=kramer71] "To build a robust power system, we need many different valued > > capacitors in parallel. The list probably includes some 100nF, 10nF, > > 4.7nF, 3.3nF, 2.2nF, 1.5nF, 1nF, 820pF, 680pF, 470pF, as well as bulk > > capacitors. Each capacitor value resonantes and presents a minimum > > impedance to the power distribution system at a different frequency. > > > > To calculate the number of each value to put in parallel, we have to > > know the ESR. Then it is just a simple matter of putting enoungh > > capacitors of each value in parallel to reach down to a target > > impedance. We might end up with 100 capcitors in parallel, some of > > each value. The impdeance over frequency becomes flat and resisitive > > in phase. It is quite practical to have a flat 10 mOhm impedance out > > to 100 MHz or more with 100 capacitors. The phase of the parallel > > impedances does not deviate very far from being resistive. > > > > You can hit that power system with any clock pulse or any conceivable > > current load waveform and see noise similar to what you would see with > > an ideal voltage source with a 10 mOhm series resistor. It is very > > difficult to predict the load waveform that customer code is going to > > cause the uP and ASICs to draw from the power system. Therefore, we > > want to have a flat impedance across a broad frequency range. > > > > This makes an almost ideal supply. If your system needs a 5 mOhm > > supply, just double the number of capacitors (...or halve the ESR of > > the capcitors you already have...). There is no voltage ringing in the > > overall system because of the flat impedance profile. > > > > There is however tremendous current ringing back and forth between > > capacitors. We have not seen an EMI problem from this. In fact, the > > EMI performance of the systems that we have built from this methodolgy > > have always shown an EMI improvement. It seems that power planes with > > bouncing voltages are more harmful than power planes that redistribute > > a lot of current. "

Hej igen.

Jeg fik lige læst dine uddrag lidt mere grundigt.

Især sidste afsnit med at det altid er en forbedring af EMI at have lokal lav esr er en som for mig til at tænke lidt mere på clock med stejle flanker.

Det værste vi kan gøre er at have en lang (uskærmet)ledning med et højfrekvent clocksignal. Det vil virke som en antenne og sprede støj i hele systemet.

Hvis blot vi kan lave de stejle flanker helt henne ved konverteren/logikredsene så burde de ikke lave den helt store skade..medmindre at der internt i konverteren er lavet enklodset håndtering af clocken så den får lov til at sprede sig uønsket i kredsen.

__________________
Mvh Lennart

Nyt DIY system under opbygning...